Search
Hlavním členem všech sekvenčních obvodů je klopný obvod, který má schopnost si pamatovat informaci z předchozího stavu a kombinační obvod, který definuje změny stavu paměti a výstupu. Mezi základní klopné obvody patří obvody RS, JK, T a D. Jejich řízení je rozděleno na asynchronní, kde jejich funkce není řízena hodinovým signálem (zpravidla RS, někdy D) nebo na synchronní řízení, kde změna stavu je řízena hodinovým impulzem (zpravidla JK, T a D).
Základním paměťovým členem je asynchronní obvod RS, který může být konstruován ze dvou NAND nebo NOR hradel (viz. obrázek níže). Vstupy RS slouží pro nastavení (S) nebo reset (R) výstupu (Q) obvodu. Obvod RS má jeden zakázaný stav, a to kdy oba vstupy RS jsou v logické 1. Tento stav zapříčiní nestabilní stav na výstupu obvodu a jehorozkmitání.
Paměťový člen JK se chová podobně jako obvod RS, ale nemá zakázaný stav a obvod je synchronní. Výstup (Q) obvodu se nastaví do logické 1 přivedením log. hodnoty 1 na vstup J nebo resetuje výstup přivedením log. 1 na vstup K. Pokud se na oba vstupy JK přivede log. 1, výstup Q se poté invertuje. Změna stavu na výstupu se mění vždy když na vstup CLK se přivede hodinový impulz.
Paměťový člen D si uchovává hodnotu ze vstupu D při přivedení hodinového signálu na vstup CLK v případě synchronního obvodu nebo při přivedení log. 1 nebo 0 (podle typu) na vstup EN v případě obvodu typu Latch.
Paměťový člen T se chová jako invertující klopný obvod. Když se na vstup T přivede log. 1 a na vstup CLK poté hodinový impulz, výstup Q invertuje svůj předchozí stav.
Mezi sekvenční obvody lze zařadit obvody, které s hodinovým impulzem mění svůj výstupní stav. Mezi sekvenční obvody lze zařidit např. tyto:
Čítače lze rozdělit na dvě skupiny - synchronní a asynchronní. asynchronní čítače jsou zpravidla tvořeny hradly T, a vstup CLK je přiveden na výstup Q předešlého členu. Nevýhodou asynchronního řešení je velké zpoždění mezi prvním a posledním členem T, ale výhodou je jednodušší obvodové řešení.
Naopak u synchronních čítačů dochází ke změně všech T členů najednou, jelikož mají propojené vstupy CLK. Z tohoto důvodu je třeba vytvořit pomocí kombinační logiky zapojení, které způsobí, že daný paměťový člen překlopí, když dojde k přenosu (carry) do vyššího řádu u předchozích členů. Přenos do vyššího řádu je vždy, když předchozí výstupy jsou vždy v log. 1, tj. načítaná hodnota je 1, 3, 7, 15, … Z tohoto pohledu dojde k přenosu u druhého členu, když Q0 bude v log. 1 + Carry_IN v log. 1 také, u třetího, když nastane případ Q0Q1 v log. 1, pro poslední to je Q0Q1Q2.
V základu všechny čítače počítají do hodnoty $2^n-1$, kde n je počet T hradel. V případě, že čítač má mít zkrácený cyklus počítání (např. do 10), je třeba vybrat klopný obvod T, který umožní asynchronní reset a kombinační obvod, který při požadované hodnotě všechny hradla resetuje. Takto lze realizovat např. předděličku k čítači nebo čítač od 0 do n.
V případě zřetězení více BCD čítačů za sebe je třeba do obvodu zařadit přenos do vyššího řádu (carry), aby bylo umožněno čítat do vyšší hodnoty.
Registry, které slouží pro uložení n-bitů dat (zpravidla 4, 8, 16, … bitů) se skládají z klopných obvodů typu D a registry existují ve formě Latch a synchronní verzi. U Latch verze je nutné zajistit stabilitu dat po celou dobu aktivace vstupu EN. Naopak u synchronní verze stačí zajistit stabilitu dat pouze s náběžnou hranou vstup CLK.
Registry lze využít pro zachycení (části) adresy pro přístup do externí paměti, jako záchytný registr u čítače nebo registr pro uchování dat v mikroprocesoru.
Posuvné registry jsou komplexní obvody skládající se z kaskády D nebo RS klopných obvodů, které vždy s náběžnou hranou hodinového signálu posouvají data o jeden bit dál. Typickým příkladem může být obvod 74HC595, který je sériovo paralelní rozhraní a je možné vytvořit kaskádu několika obvodů za sebe a tím zvýšit počet výstupních bitů. Opačným případem je obvod 74HC165, který paralelní data převádí na sériová. Mezi posuvné registry lze zařadit i interní periferie v mikroprocesorech nebo mikrokontrolérech jako je sběrnice SPI, USART, I2C apod., které převádí data na sériovou informaci při odesílání nebo na paralelní informaci při příjmu dat.