12. Přehled vývoje architektury a koncepcí CPU (RISC/CISC)

a0b36apo_prednaska12-arch_develop.pdf

a0b36apo_prednaska12-arch_develop.odp

Kromě kompletního výkladu koncepce zřetězeného zpracování instrukcí (pipelining) a budování RISC architektur ze základní doporučené literatury (Hennessy, J. L., and D. A. Patterson.) lze nalézt množství dobře napsaných článků a textů, které mohou posloužit jako úvod nebo naopak předkládají rozsáhlý přehled různých architektur. Například:

• Tišnovský, Pavel: Konkurence procesorů s mikroprogramovým řadičem - architektura RISC, článek na serveru Root.cz
  • Mikroprocesory s architekturou ARM
  • Otevřené RISCové architektury OpenRISC a RISC-V
  • RISCová architektura PowerPC
  • Mikroprocesory a mikrořadiče s instrukční sadou SuperH (SH)
  • 64bitové mikroprocesory s architekturou AArch64
• Bayko., J.: Great Microprocessors of the Past and Present
• Waterman, A., Lee, Y., Patterson, D., and Asanovic, K.: The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Version 2.0
• Počet tranzistorů integrovaných na různých čipech podle Wikipedie