3. Single Cycle CPU - RISC procesor MIPS

RISC procesor MIPS

Central Processing Unit (CPU)

ODP

• Tišnovský, Pavel: Procesory s architekturou RISC v pracovních stanicích a serverech, článek na serveru Root.cz - hezky napsaný lehký úvod k architektuře MIPS a SPARC před vlastním studiem doporučené literatury Hennessy-Patterson. V sérii článků nyní (jaro 2012) vychází i úvod a popis architektury ARM.