Table of Contents

FPGA02 - 10bitový Adresový dekodér
- Zadání a kritéria
  - Bonus
  - Podklady

FPGA02 - 10bitový Adresový dekodér

Možný bodový zisk	2+1b
Vzorový program	TBD
Template	TBD

Zadání a kritéria

Syntetizujte blokově 10bitový adresový dekodér typu “von Neumann” pro periferie FLASH, RAM, GPIO, TIM, UART
Adresu zvolte přepínači SW9-0
Pokud zadaná adresa patří do použitého adresového rozsahu, rozsvítí se příslušná LED
V případě programování přes VHDL, vytvořte jednotlivé dílčí logické bloky, které mezi sebou propojíte

Periferie	Rozsah	Velikost	LED	Označení
FLASH	`0x000-0x0FF`	256 B	0	`FLA`
RAM	`0x200-0x23F`	64 B	2	`rAn`
GPIO	`0x300-0x307`	8 B	4	`GPI`
TIM	`0x308-0x30F`	8 B	6	`tIn`
UART	`0x320-0x32F`	16 B	8	`uAt`

TODO: Obrazek

Bonus

Zobrazujte vybranou adresu na 7segmentovém displeji na pozicích HEX2-0.
Zobrazujte označení vybraného prostoru dle tabulky výše (kvůli limitaci zobrazení je u TIM a RAM m zobrazeno jako n)
Pokud adresa nespadá do obsazeného prostoru, zobrazte non

Podklady

Manuál pro vývojový kit DE10 Lite