

Mikroprocesory

11. Číslicové zpracování signálů na MCU

Stanislav Vítek Katedra radioelektroniky České vysoké učení technické v Praze

Obsah přednášky

1. Číslicové zpracování signálu na MCU
2. FPU - jednotka pro operace v plovoucí řádové čárce
3. Příklad 1 - generátor harmonického signálu
4. Příklad 2 - vzorkování signálu s antialiasingovým filtrem
5. Příklad 3 - FFT analýza pro prediktivní údržbu
6. Příklad 4 - 10pásmový audio EQ

1. Číslicové zpracování signálu na MCU

Proč DSP na MCU?

Moderní senzorické a řídicí aplikace generují velké množství dat.

Přenášet všechna data do vyšších vrstev (PC, server, cloud) bývá:

- drahé (energie → zvláště u baterií a IoT),
- pomalé,
- často nemožné (komunikace, bezpečnost),
- zbytečné (většina dat je nezajímavá).

Proto se stále více zpracování dělá přímo na MCU:

MCU se stává „edge procesorem“, který z dat extrahuje informaci, ne pouze data.

Výhody DSP přímo na MCU

1. Reálný čas - determinismus

MCU (Cortex-M) je deterministický systém:

- žádné OS vrstvy (RTOS je deterministické),
- žádné cache miss penalty (M0/M3),
- predikovatelné latence přerušení.

DSP úlohy vyžadují konstantní latenci (typicky maximálně 10-200 μ s).

- řízení motorů nebo celých robotů
- odhady polohy (IMU fusion),
- audio efekty,

2. Nízká spotřeba energie

DSP pipeline běžící na MCU mají spotřebu:

- 2-30 mA u M4
- 30-80 mA u M7 → oproti tomu mobilní SoC (ARM-A53 apod.): stovky mA.

To umožňuje:

- nositelná elektronika (wearables, např. noise cancelling pro sluchátka),
- bateriové IoT senzory,
- prediktivní údržba v průmyslu (vibrace motorů).

Příklad Accelerometrické vibrace monitorované MCU s RTOS, úloha 2-3 ms každých 20 ms
→ roční provoz na jednu baterii CR2032

Reálné projekty s DSP na MCU

Sluchátka

- ANC → filtr se 128-256 koeficienty, běží i na M4F, EQ → biquad filtry

Drony

- stabilizace IMU → filtr 1-8 kHz, řízení BLDC motorů

IoT bezpečnostní senzory

- analýza zvuku (rozbití skla), vibrace v potrubí, detekce motorických anomálií

Průmyslové měření

- digitální filtry, FFT, korelace, detekce proudových špiček

Dilema: FPU ano nebo ne?

Dosud jsme FPU spíše nepoužívali, ostatně projekty na MCU bývají hodně binární :-)

Proč spíš ano?

- Nižší riziko přetečení
- Lepší přesnost v nízkých amplitudách
- FFT/filtry implementované v 32bitovém typu `float` jsou obvykle rychlejší než operace v pevné řádové čárce, pokud má MCU FPU
- Kompilátor lehce vektoruje kód (`VMLA.F32` , `VMUL.F32`)

Proč spíš ne?

- Vyšší spotřeba - FPU jednotka musí běžet, pipeline má více tranzistorů
 - instrukce často trvají déle než v datovém typu `int`
- Pokud ISR používá FPU, ukládá se velký kontext (`S0 - S31`) → drahé!

Navíc ...

FPU není vždy dostupné

- Cortex-M0/M0+/M3 nemají FPU
- některé M4/M33 existují i bez FPU varianty
- levné čipy často FPU vypínají při low-power režimech

Pevná řádová čárka může být:

- rychlejší (SIMD MAC operace)
- úspornější (paměť, energie)
- determinističtější

Nejefektivnější DSP na MCU obvykle kombinuje obě aritmetiky

- filtry a DSP v pevné řádové čárce
- vysoká přesnost nebo AI části v plovoucí řádové čárce

Číselné formáty pro přesné výpočty - IEEE 754

float / float32

- 32 bitů → 1 bit znaménko + 8 bitů exponent (bias 127) + 23 bitů mantisa
- Nejběžnější formát s plovoucí řádovou čárkou, podpora v M4F, M7F, M33F

double

- 64 bitů → 1 bit znaménko + 11 bitů exponent (bias 1023) + 52 bitů mantisa
- Žádná HW podpora, velmi pomalé v SW emulaci

half / float16

- 16 bitů → 1 bit znaménko + 5 bit exponent + 10bit mantisa
- nativní podpora zatím jen v některých DSP akcelerátory v Cortex-M55/Helium

bfloat16 - mimo IEEE 754, vyvinutý Google pro jejich TPU (Tensor Processor Unit)

- 16 bitů → 1 bit znaménko + 8 bit exponent + 7bit mantisa

Speciální float hodnoty

Strojové epsilon (ϵ)

- nejmenší číslo, které přičtené k 1.0 ještě změní výsledek.

$$\epsilon = 1.19209290e-7 \quad (\approx 1.19 \times 10^{-7})$$

$$1.0 + 1.19e-7 \rightarrow 1.000000119$$

$$1.0 + 1e-8 \rightarrow \text{stále } 1.0 \quad (\text{už se nerozliší})$$

Zajímavá čísla

- ± 0 : Exponent = 0, Mantissa = 0
- $\pm \infty$: Exponent = 255, Mantissa = 0
- NaN: Exponent = 255, Mantissa $\neq 0$

Krok mezi čísly

- kolem 1.0 $\approx 1.19e-7$,
- kolem 1000.0 ≈ 0.000122 ,
- kolem 1e6 ≈ 0.125

Na co si dát pozor u práce s float32

Porovnávání čísel:

- float32 čísla bývají nepřesná, běžné např.

```

1 #include <math.h>
2
3 bool nearly_equal(float a, float b, float eps)
4 {
5     return fabsf(a - b) < eps;
6 }

```

Operace s čísly s velmi rozdílným exponentem:

- při operaci se převádí operandy na stejné exponenty, může dojít ke ztrátě mantisy

1 000 000.0f + 1.0f → stále 1 000 000.0f

Kolik stojí float/double bez FPU?

- MCU bez FPU používají knihovnu libgcc pro emulaci IEEE754:

| Operace | soft float | soft double) | Poznámka |
|----------|-----------------|----------------|-----------------------------------|
| sčítání | ~80-120 cyklů | ~130-200 cyklů | několik funkcí + normalizace |
| násobení | ~120-200 cyklů | ~200-350 cyklů | emulace mantisy + exponentu |
| dělení | 300-800 cyklů | 600-1500 cyklů | nejdražší - iterativní aproximace |
| sqrt | ~600-1200 cyklů | ještě více | často >1 μs |

Aritmetika s pevnou řádovou čárkou (fixed-point arithmetic)

MCU s jádry Cortex-M0/M3/M4/M7 se často spoléhají na celočíselnou aritmetiku pro rychlost a předvídatelnost

- absence složitých FPU - Floating-Point Unit, i když M4/M7 volitelně FPU mají
- způsob, jak reprezentovat reálná čísla pomocí standardní celočíselné aritmetiky.

Formát Q (Q Format)

Q formát je nejčastější způsob reprezentace reálných čísel s pevnou řádovou čárkou.

Q_n → celé číslo, kde n bitů je vyhrazeno pro zlomkovou část (za řádovou čárkou).

Definice příslušných datových typů součástí CMSIS Core

Formát Qm.n

m: počet bitů pro celočíselnou část (včetně znaménkového bitu, pokud se používá dvojkový doplněk).

n: počet bitů pro zlomkovou část.

Hodnota reprezentovaná v Q_n :

$$x = \frac{X_{int}}{2^n}$$

Příklady:

- Q_7 → rozsah -1 ... +0.992, krok 2^{-7}

- Q15 → rozsah -1.0 ... +0.99997, krok 2^{-15}
 - Q31 → rozsah -1 ... +0.999999999, používaný pro ARM CMSIS-DSP
- Z hlediska definice se jedná o typy Q1.7, Q1.15 a Q1.31 → znaménkový bit

Definice datových typů a struktura hlavičkových souborů

Hlavní include: `arm_math_types.h` ← zde jsou `q7_t` / `q15_t` / `q31_t`

```
CMSIS/
├── DSP/
│   └── Include/
│       └── arm_math_types.h
```

```
arm_math.h
├── arm_math_types.h
├── arm_common_tables.h
├── dsp/*.h
└── ...
```

Příklad definic:

```
1 typedef int8_t    q7_t;      // 7bitový fixed-point (Q0.7)
2 typedef int16_t   q15_t;     // 15bitový fixed-point (Q1.15)
3 typedef int32_t   q31_t;     // 31bitový fixed-point (Q1.31)
4 typedef int64_t   q63_t;     // pomocný akumulační typ
5
6 typedef float     float32_t;
7 typedef double    float64_t;
```

Převody mezi formáty

`float` → `Qn`

```
1 q15_t x_q15 = (int16_t)(x_float * 32768.0f);
```

Mezi dvěma Q formáty

Musíme posunout bitovou řádovou čárku:

$$Q_{m_1.n_1} \rightarrow Q_{m_2.n_2} : X_2 = X_1 \cdot 2^{(n_1-n_2)}$$

Příklad:

- Q15 → Q31 = $\ll 16$
- Q31 → Q15 = $\gg 16$

Přetečení (Overflow)

Přetečení nastává, když výsledek aritmetické operace (zejména sčítání nebo násobení) překročí maximální rozsah daný počtem bitů.

Chování při přetečení (Wrap-Around):

- Standardní celočíselná aritmetika (jako v jazyce C) typicky řeší přetečení otočením (wrap-around).
- Např. pro 16bitové číslo:

$$\text{MAX} + 1 \rightarrow \text{MIN}$$

Toto vede k náhlé a obrovské chybě v signálu (např. kladné číslo se stane velkým záporným), což může způsobit nestabilitu filtru nebo chybné řízení.

Saturace (Saturation)

Metoda řízení přetečení, která je klíčová pro DSP → místo otočení se výsledek operace omezí (saturuje) na maximální (nebo minimální) hodnotu daného formátu

- Pokud je výsledek větší než X_{max} , nastaví se na X_{max} .
- Pokud je výsledek menší než X_{min} , nastaví se na X_{min} .

Výhoda: Saturace zaručuje, že chyba v signálu je omezená a předvídatelná.

Instrukce na Cortex-M

Jádra Cortex-M4/M7 obsahují dedikované instrukce pro saturující sčítání/odčítání (např. SSAT, QADD, QDADD) a násobení (součást SIMD/DSP instrukcí)

```
1 int32_t y = __SSAT(x, 16); // saturace na 16bit rozsah
```

Sčítání/Odčítání:

- Přímé celočíselné sčítání/odčítání (pokud mají obě čísla stejný n).

__QADD16 - SIMD instrukce

- Udělá dvě saturující 16bitová sčítání v jednom taktu
- Pracuje vždy pouze nad jedním 32bit slovem, kde jsou dvě hodnoty Q15

| high16: q15_t | low16: q15_t |

```
1 int32_t A = (a1 << 16) | (uint16_t)a0;
2 int32_t B = (b1 << 16) | (uint16_t)b0;
3
4 // C obsahuje [a1+b1 | a0+b0] se saturací
5 int32_t C = __QADD16(A, B);
```

arm_add_q15 - knihovní DSP funkce

- Nachází se v CMSIS-DSP
- Implementuje vektorové sčítání dvou Q15 polí
- Funguje pro libovolnou délku signálu
- Pokud je dostupná SIMD operace, použije ji

Příklad:

```

1 q15_t a[3] = {30000, 20000, -32000};
2 q15_t b[3] = {10000, 20000, -20000};
3 q15_t r[3];
4
5 arm_add_q15(a, b, r, 3);
6 // r = {32767, 32767, -32768} ← satureváno

```

Násobení

- Násobení dvou Q_n čísel dává Q_{2n} (bitově dvojnásobnou) přesnost.
- Pro zachování původní přesnosti Q_n je nutné výsledek posunout doprava o n bitů (ekvivalent dělení 2^n):

$$\text{Výsledek} = (\text{Op1} \cdot \text{Op2}) \gg n$$

Cortex-M4/M7/M33 mají:

- SMLAD / __SMLAD - Dual 16-bit multiply + accumulate (bez saturace)
- SMLSD - mix + saturace do 32 bitů
- SMUAD / __SMUAD - Dual 16-bit multiply (bez akumulace)

Jak __SMLAD funguje

Operátory jsou 32bit slova, v nich jsou dvě Q15 čísla:

```

a = [ a_hi | a_lo ] // dvě int16_t čísla
b = [ b_hi | b_lo ]

```

Instrukce provede v 32 bitech, bez saturace.

```

1 result = a_lo * b_lo + a_hi * b_hi + acc;

```

Cortex-M4/M7 mají DSP rozšíření založené na MAC operacích (Multiply-Accumulate) pro akceleraci filtrů.

CMSIS-DSP většinou dělá:

- SIMD multiply + accumulate (dot product)
- Scalar saturating multiply (arm_mult_q15) pro jednotlivé prvky

Příklad

Spočítej $(x1 \times y1 + x2 \times y2)$ v jednom cyklu

```

1 q15_t x1 = 10000; // 0.305 v Q15
2 q15_t x2 = -5000; // -0.152 v Q15
3
4 q15_t y1 = 12000; // 0.366
5 q15_t y2 = 3000; // 0.091
6
7 // Zabal dva Q15 prvky do 32-bit slova:
8 uint32_t A = __PKHBT(x1, x2, 16); // x1 = low, x2 = high

```

```

9  uint32_t B = __PKHBT(y1, y2, 16);
10
11  int32_t acc = 0;
12
13  // SIMD: dvě násobení + sčítání, sum je v Q30 (protože Q15 × Q15)
14  int32_t sum = __SMLAD(A, B, acc);
15
16  // výsledek jako Q15:
17  int32_t q15res = sum >> 15;

```

Jak vypadá násobení v CMSIS-DSP?

```

1  void arm_mult_q15(
2      const q15_t * pSrcA,
3      const q15_t * pSrcB,
4      q15_t * pDst,
5      uint32_t blockSize)
6  {
7      for (i=0; i<blockSize; i++) {
8          // Q15 × Q15 = Q30 → >>15 → Q15
9          q31_t product = ((q31_t)pSrcA[i] * pSrcB[i]) >> 15;
10         pDst[i] = __SSAT(product, 16);
11     }
12 }

```

K žádné SIMD instrukci zde nedochází — je to skalární implementace

2. FPU - jednotka pro operace v pohyblivé řádové čárce

FPU na STM32 platformách

Cortex-M4F: FPv4-SP (Single Precision)

- 32x 32-bit S-registry (S0 - S31)
- Také přístupné jako 16x 64-bit D-registry (D0 - D15)
- FPSCR - Floating Point Status and Control Register

Cortex-M7F: FPv5 (Single + Double Precision)

- Stejné registry + podpora double-precision
- Lepší výkon díky pipeline optimalizaci

Flagy pro kompilaci

- bez správných flagů při kompilaci bude použita SW emulace, i když je FPU k dispozici

```
1 -mfloat-abi=hard           # Hardware FPU ABI
2 -mfpu=fpv4-sp-d16        # M4F FPU type
3 -mfpu=fpv5-sp-d16        # M7F single precision
4 -mfpu=fpv5-d16           # M7F double precision
```

Ověření správné kompilace a zapojení FPU

```
1 void test_fpu_usage(void) {
2     float a = 1.0f, b = 2.0f, c;
3     c = a + b; // Mělo by generovat VADD.F32
4 }
```

Assembler by měl obsahovat funkci `vadd.f32`

```
1 vadd.f32 s2, s0, s1
```

Pokud obsahuje skok na emulovanou funkci, FPU se nepoužije

```
1 bl __aeabi_fadd
```

FPU registry

Cortex-M4F/M7F/M33F obsahují FPU typu FPv4-SP-D16 nebo FPv5

Floating-point registry S0-S31

- 32 `float32` registrů S0 - S31, lze párovat do D0 - D15 (64bit)

Rozdělení:

- S0-S15: low 16 registrů (FPv4-SP-D16)
- S16-S31: high 16 registrů (ne každé MCU je má - závislé na implementaci)

FPSCR - Floating Point Status and Control Register

- flagy výjimek (Invalid, ZeroDiv, Overflow, Underflow, Inexact)
- RMode - rounding mode (default: Round-to-Nearest)

FPCCR - Floating-Point Context Control Register

ASPEN - Automatic State Preservation Enable → HW automaticky ukládá/obnovuje FPU registry při ISR

LSPEN - Lazy State Preservation Enable → registr FPU se ukládají „líně“ = až když ISR/funkce skutečně použije FPU

UFRDY - FP ready status

MVFR0/MVFR1 - Media and Floating Point Feature Registers

Určují, co FPU vlastně umí:

- single-precision support
- double-precision support (u M4 nikdy, u M7/M33 občas)
- SIMD extensions (u M4 nejsou v FPU - jen integer SIMD)

Použití FPU během ISR

A) Lazy stacking ON (default)

- MCU odloží uložení FPU registrů, dokud nejsou použity
- první FPU instrukce v ISR vyvolá uložení **S0 - S15**
- overhead cca 20-40 cyklů navíc, podle MCU

B) Lazy stacking OFF

- při vstupu do ISR se vždy uloží **S0 - S15**
- overhead ~100+ cyklů (!)

Ukládá se minimálně **S0 - S15** a **FPSCR** → $17 \times 4B = 68$ bajtů zásobníku

3. Příklad 1 - generátor harmonického signálu

Cíl

Generovat harmonický signál na MCU bez FPU a nebo s FPU

Požadavky

- Výstup na R2R DAC (GPIO->ODR), nejméně ve standardní audio kvalitě
- Cílem je maximálně flexibilita - možná změna frekvence

Obsah

1. Realizace generátoru pomocí LUT
2. Analýza ARM assembleru (MCU bez FPU)
3. Výpočetní náročnost se SW emulací bez FPU
4. Implementace pomocí pevné řádové čárky
5. Generátor harmonického signálu na MCU s FPU
6. Porovnání plovoucí vs. pevná řádová čárka

Realizace generátoru pomocí LUT




Figure 1: Blokové schéma generátoru

Jak to funguje?

- v SRAM budou připraveny předpočítané hodnoty `sin`
- čítač bude v ISR volat funkci `generate_sample` pro výpočet dalšího vzorku
- vypočtený `float` vzorek se převede na 12bitové `uint32_t` číslo a pošle na GPIO

1. C implementace

Jak velkou tabulku zvolit? Podle harmonického zkreslení.

```
1 64 vzorků → THD ≈ -45 dB (256B paměti)
2 256 vzorků → THD ≈ -65 dB (1 KB paměti) - přijatelné zkreslení (60dB ~ 10bit DAC)
3 1024 vzorků → THD ≈ -85 dB (4 KB paměti) - dobrá kvalita (80dB ~ 13bit DAC)
4 static float sin_table[256]; // Lookup table v SRAM
5 static float phase = 0.0f; // Aktuální fáze oscilátoru
6 static float phase_increment = 0.0f; // Frekvence step
```

```

7
8 // Inicializace lookup table
9 void oscillator_init(float frequency, float sample_rate) {
10     // Naplnění sin tabulky
11     for (int i = 0; i < 256; i++) {
12         sin_table[i] = sinf(2.0f * M_PI * i / 256.0f);
13     }
14
15     // Výpočet přírůstku fáze
16     phase_increment = (2.0f * M_PI * frequency) / sample_rate;
17 }
18 void generate_sample(void) {
19     // 1. Normalizace fáze na index tabulky
20     uint32_t index = (uint32_t)((phase / (2*M_PI)) * 256);
21
22     // 2. Lookup sin hodnoty
23     float sample = sin_table[index & 255];
24
25     // 3. Škálování pro 12-bit DAC (0-4095)
26     uint32_t dac_value = (uint32_t)((sample + 1.0f) * 2048);
27
28     // 4. Výstup na GPIO (R2R DAC)
29     GPIOA->ODR = dac_value;
30
31     // 5. Aktualizace fáze pro další vzorek
32     phase += phase_increment;
33
34     // 6. Limit fáze (zabránění přetečení)
35     if (phase >= 2*M_PI) {
36         phase -= 2*M_PI;
37     }
38 }

```

X **Float operace bez FPU** = SW emulace X **Každá float operace** = library call (~20-50 cycles)

X **6× float operace** na vzorek = ~200+ taktů X **Limit fáze** = podmíněné větvení (pipeline stall)

2. Analýza ARM assembleru (MCU bez FPU)

STM32F103/F401/F042 - Cortex M3/M4 bez FPU

```

1 generate_sample:
2     push    {r4, lr}                ; Function prologue: 2 cycles
3
4     ; --- 1. PHASE NORMALIZATION: phase / (2*PI) ---
5     ldr    r0, =phase                ; Load phase address: 1 cycle
6     ldr    r0, [r0]                  ; Load phase value: 1 cycle
7     ldr    r1, =0x40C90FDB           ; Load 2*PI constant: 1 cycle
8     bl     __aeabi_fdiv               ; SOFTWARE FLOAT DIVISION: 42 cycles!
9
10    ; __aeabi_fdiv:                    ; 32-bit float division
11    ; Exponent extraction: 8 cycles
12    ; Mantissa alignment: 12 cycles
13    ; Division algorithm: 18 cycles
14    ; Result normalization: 4 cycles
15    ; TOTAL: ~42 cycles
16
17    ; --- 2. MULTIPLY BY 256 ---
18    ldr    r1, =0x43800000           ; Load 256.0f: 1 cycle

```

```

19  bl    __aeabi_fmul          ; SOFTWARE FLOAT MULTIPLY: 28 cycles!
20  ; __aeabi_fmul:              ; 32-bit float multiply
21  ; Mantissa multiply: 16 cycles
22  ; Exponent addition: 6 cycles
23  ; Normalization: 6 cycles
24  ; TOTAL: ~28 cycles
25
26  ; --- 3. FLOAT TO INTEGER CONVERSION ---
27  bl    __aeabi_f2uiz         ; SOFTWARE FLOAT→UINT: 24 cycles!
28
29  ; __aeabi_f2uiz:             ; Float to unsigned int
30  ; Extract exponent: 4 cycles
31  ; Shift mantissa: 8-16 cycles (variable)
32  ; Range check: 4 cycles
33  ; TOTAL: ~24 cycles (average)
34
35  ; --- 4. ARRAY INDEX & LOOKUP ---
36  and   r0, r0, #255          ; Mask to 8 bits: 1 cycle
37  ldr   r1, =sin_table        ; Load table address: 1 cycle
38  ldr   r0, [r1, r0, lsl #2]  ; sin_table[index]: 1 cycle (SRAM!)
39
40  ; --- 5. DAC SCALING: (sample + 1.0) * 2048 ---
41  ldr   r1, =0x3F800000       ; Load 1.0f: 1 cycle
42  bl    __aeabi_fadd          ; SOFTWARE FLOAT ADD: 18 cycles!
43
44
45  ; __aeabi_fadd:              ; Float addition
46  ; Exponent alignment: 8 cycles
47  ; Mantissa add: 4 cycles
48  ; Normalization: 6 cycles
49  ; TOTAL: ~18 cycles
50
51  ldr   r1, =0x45000000        ; Load 2048.0f: 1 cycle
52  bl    __aeabi_fmul          ; SOFTWARE FLOAT MULTIPLY: 28 cycles!
53
54  ; --- 6. FINAL FLOAT→INT ---
55  bl    __aeabi_f2uiz         ; SOFTWARE FLOAT→UINT: 24 cycles!
56
57  ; --- 7. GPIO WRITE ---
58  ldr   r1, =0x4002000C       ; GPIOA_ODR address: 1 cycle
59  str   r0, [r1]              ; Write to GPIO: 1 cycle
60
61  ; --- 8. PHASE INCREMENT ---
62  ldr   r0, =phase            ; Load phase address: 1 cycle
63  ldr   r2, [r0]              ; Load current phase: 1 cycle
64  ldr   r1, =phase_increment  ; Load increment address: 1 cycle
65  ldr   r1, [r1]              ; Load increment value: 1 cycle
66  mov   r0, r2                ; Move phase to r0: 1 cycle
67  bl    __aeabi_fadd          ; SOFTWARE FLOAT ADD: 18 cycles!
68  ; --- 9. PHASE WRAP CHECK ---
69  ldr   r1, =0x40C90FDB       ; Load 2*PI: 1 cycle
70  bl    __aeabi_fcmpge        ; SOFTWARE FLOAT COMPARE: 12 cycles!
71  cmp   r0, #0                ; Check result: 1 cycle
72  beq   .L_no_wrap            ; Branch if no wrap: 1 cycle
73
74  ; Phase wrap subtract
75  ldr   r0, =phase            ; 1 cycle
76  ldr   r2, [r0]              ; 1 cycle
77  ldr   r1, =0x40C90FDB       ; 1 cycle
78  mov   r0, r2                ; 1 cycle

```

```

79     bl      __aeabi_fsub          ; SOFTWARE FLOAT SUBTRACT: 18 cycles!
80
81     .L_no_wrap:
82     ldr     r1, =phase            ; Store result back: 1 cycle
83     str     r0, [r1]              ; 1 cycle
84
85     pop     {r4, pc}              ; Function epilogue: 2 cycles

```

Časová analýza funkce pro generování vzorků

```

1     Nejhorší případ:      215 hodinových taktů/vzorek
2     Nelepší případ:      180 hodinových taktů/vzorek
3     Realistický odhad:   ~195 hodinových taktů/vzorek

```

3. Výpočetní náročnost se SW emulací bez FPU

STM32F103 @ 72 MHz

```

1     CPU frekvence:        72 MHz
2     Hodinový takt/vzorek: 195 (průměr)
3     Max vzorkovací fr.:  72,000,000 / 195 = 369 kSPS
4
5     Sample_rate_8kHz:     195 cycles @ 8 kHz   = 2.2% CPU OK
6     Sample_rate_16kHz:   195 cycles @ 16 kHz  = 4.3% CPU OK
7     Sample_rate_22kHz:   195 cycles @ 22 kHz  = 5.9% CPU OK
8     Sample_rate_44kHz:   195 cycles @ 44 kHz  = 11.8% CPU OK
9     Sample_rate_48kHz:   195 cycles @ 48 kHz  = 13.0% CPU OK

```

MCU STM32F401 @ 84 MHz

```

1     CPU frekvence        84 MHz
2     Max vzorkovací fr.:  84,000,000 / 195 = 431 kSPS
3
4     Sample_rate_44kHz:   195 cycles @ 44 kHz  = 10.1% CPU OK
5     Sample_rate_96kHz:   195 cycles @ 96 kHz  = 21.7% CPU OK
6     Sample_rate_192kHz:  195 cycles @ 192 kHz = 43.4% CPU Δ

```

4. Implementace pomocí pevné řádové čárky

```

1     typedef int16_t q15_t;
2     typedef int32_t q31_t;
3
4     // Lookup table v Q15 format
5     static q15_t sin_table_q15[256]; // Každý element 2 bytes
6     static q31_t phase_q31 = 0;     // 32-bit phase accumulator
7     static q31_t phase_increment_q31 = 0; // Q31 phase step
8
9     // Inicializace Q15 tabulky
10    void oscillator_init_q15(uint32_t frequency, uint32_t sample_rate) {
11        // Naplnění sin tabulky v Q15
12        for (int i = 0; i < 256; i++) {
13            float sin_val = sinf(2.0f * M_PI * i / 256.0f);
14            sin_table_q15[i] = (q15_t)(sin_val * 32767.0f);

```

```

15 }
16
17 // Phase increment v Q31 (32-bit precision)
18 // phase_increment = (2^31 * frequency) / sample_rate
19 uint64_t temp = ((uint64_t)frequency << 31) / sample_rate;
20 phase_increment_q31 = (q31_t)temp;
21 }

```

Funkce na generování vzorku

- pouze celočíselné operace

```

1 void generate_sample_q15(void) {
2 // 1. Extract table index from upper 8 bits
3 uint32_t index = (phase_q31 >> 24) & 0xFF;
4
5 // 2. Lookup sin value (Q15)
6 q15_t sample_q15 = sin_table_q15[index];
7
8 // 3. Convert Q15 to 12-bit DAC (0-4095)
9 // sample_q15 range: [-32768, +32767]
10 // DAC range: [0, 4095]
11 uint32_t dac_value = ((int32_t)sample_q15 + 32768) >> 4;
12
13 // 4. GPIO output
14 GPIOA->ODR = dac_value;
15
16 // 5. Phase increment (32-bit addition!)
17 phase_q31 += phase_increment_q31;
18
19 // Automatic wrap at 2^32 - no explicit check needed!
20 }

```

```

1 generate_sample_q15:
2 ; --- 1. EXTRACT TABLE INDEX ---
3 ldr    r0, =phase_q31          ; Load phase address: 1 cycle
4 ldr    r0, [r0]                ; Load phase value: 1 cycle
5 lsr    r1, r0, #24             ; Shift right 24 bits: 1 cycle
6 and    r1, r1, #255           ; Mask to 8 bits: 1 cycle
7
8 ; --- 2. TABLE LOOKUP ---
9 ldr    r2, =sin_table_q15     ; Load table address: 1 cycle
10 ldrsh  r2, [r2, r1, lsl #1]   ; Load Q15 value: 1 cycle
11
12 ; --- 3. Q15 TO DAC CONVERSION ---
13 add    r2, r2, #32768        ; Add offset: 1 cycle
14 lsr    r2, r2, #4             ; Divide by 16: 1 cycle
15
16 ; --- 4. GPIO WRITE ---
17 ldr    r1, =0x4002000C        ; GPIOA_ODR: 1 cycle
18 str    r2, [r1]              ; Write: 1 cycle
19
20 ; --- 5. PHASE INCREMENT ---
21 ldr    r1, =phase_q31        ; Phase address: 1 cycle
22 ldr    r2, =phase_increment_q31 ; Increment address: 1 cycle
23 ldr    r2, [r2]              ; Load increment: 1 cycle
24 add    r0, r0, r2            ; Add (32-bit): 1 cycle
25 str    r0, [r1]              ; Store new phase: 1 cycle

```

26
27

bx lr ; Return: 1 cycle

Porovnání výkonnosti implementací

| Implementation | Cycles/Sample | Max Sample Rate @ 72 MHz | Audio Performance |
|-------------------------|-------------------|--------------------------|----------------------|
| Float (no FPU) | 195 cycles | 369 kSPS | 44kHz = 11.8% CPU |
| Q15 Fixed-Point | 15 cycles | 4.8 MSPS | 44kHz = 0.9% CPU |
| Performance Gain | 13× faster | 13× higher | 13× lower CPU |

5. Generátor harmonického signálu na MCU s FPU

Cíl

- Implementace generátoru harmonického signálu s FPU
- Implementace v C zůstává stejná, pouze se zapojí FPU
- Běh `float` operací má na dedikované periférii významně větší efektivitu

Testované platformy

- **STM32F407** @ 168 MHz (Cortex-M4F s single-precision FPU)
- **STM32F746** @ 216 MHz (Cortex-M7F s single/double-precision FPU)
- **STM32H743** @ 480 MHz (Cortex-M7F s enhanced FPU)

Analýza ARM assembleru (MCU s FPU)

```

1 generate_sample:
2     ; Phase normalization: phase / (2π)
3     vldr.32 s0, [phase_addr]           ; 2 cycles - load phase
4     vldr.32 s1, [two_pi_addr]         ; 2 cycles - load 2π constant
5     vdiv.f32 s2, s0, s1                ; 14 cycles - hardware division!
6
7     ; Table index: result * 256
8     vldr.32 s3, [const_256_addr]     ; 2 cycles - load 256.0f
9     vmul.f32 s4, s2, s3               ; 1 cycle - hardware multiply!
10
11    ; Float to int conversion
12    vcvt.u32.f32 s5, s4                ; 1 cycle - hardware conversion!
13    vmov r0, s5                        ; 1 cycle - move to ARM register
14
15    ; Table lookup (SRAM access)
16    and r0, r0, #255                   ; 1 cycle - mask to table size
17    ldr r1, =sin_table                  ; 1 cycle - table base address
18    ldr s6, [r1, r0, lsl #2]           ; 2 cycles - load sin_table[index]
19
20    ; DAC scaling: sample * 2048 + 2048
21    vldr.32 s7, [const_2048_addr]     ; 2 cycles - load 2048.0f
22    vmul.f32 s8, s6, s7                ; 1 cycle - hardware multiply!
23    vadd.f32 s9, s8, s7                 ; 1 cycle - hardware addition!
24    ; Float to int for DAC output
25    vcvt.u32.f32 s10, s9               ; 1 cycle - hardware conversion!
26    vmov r2, s10                       ; 1 cycle - move to ARM register

```

```

27
28 ; GPIO write
29 ldr r3, =GPIOA_ODR ; 1 cycle - GPIO base address
30 str r2, [r3] ; 1 cycle - write to GPIO->ODR
31
32 ; Phase increment
33 vldr.32 s11, [phase_increment_addr] ; 2 cycles - load increment
34 vadd.f32 s0, s0, s11 ; 1 cycle - hardware addition!
35
36 ; Phase wrap check: if (phase >= 2π)
37 vldr.32 s1, [two_pi_addr] ; 2 cycles - load 2π
38 vcmp.f32 s0, s1 ; 1 cycle - hardware compare!
39 vmrs APSR_nzcv, FPSCR ; 1 cycle - move flags
40 blt skip_wrap ; 1 cycle - conditional branch
41
42 ; phase -= 2π
43 vsub.f32 s0, s0, s1 ; 1 cycle - hardware subtraction!
44
45 skip_wrap:
46 vstr.32 s0, [phase_addr] ; 2 cycles - store phase
47 bx lr ; 1 cycle - return
48
49 ; TOTAL: ~46 cycles/sample (včetně worst-case wrap)

```

Float operace s využitím nebo bez využití FPU

| Operace | MCU bez FPU | MCU s FPU | Zrychlení |
|-----------------------------|-------------|-----------|-----------------------|
| Float operace celkem | 182 cycles | 33 cycles | 5.5× rychlejší |
| Ostatní operace | 13 cycles | 6 cycles | 2× rychlejší |
| Celkový výkon | 195 cycles | 39 cycles | 5× rychlejší |

STM32F407 @ 168 MHz:

- **Max sample rate:** 168MHz / 39 = **4.3 MSPS**
- **Audio @ 44.1 kHz:** 1.0% CPU utilization OK
- **Audio @ 96 kHz:** 2.2% CPU utilization OK
- **High-speed DAC @ 1 MHz:** 23% CPU utilization OK

STM32F746 @ 216 MHz:

- **Max sample rate:** 216MHz / 39 = **5.5 MSPS**
- **Audio @ 192 kHz:** 3.5% CPU utilization OK
- **Function gen @ 500 kHz:** 18% CPU utilization OK

STM32H743 @ 480 MHz:

- **Max sample rate:** 480MHz / 39 = **12.3 MSPS** □

6. Porovnání plovoucí vs. pevná řádová čárka

Výkonnost implementace v hodinových taktech na vzorek:

| Implementation | Cycles/Sample | Relative Performance | Code Complexity |
|------------------------|---------------|-----------------------|----------------------|
| Float (s FPU) | 39 cycles | 1.0× (baseline) | Nejjednodušší |
| Q15 Fixed-Point | 15 cycles | 2.6× rychlejší | Středně složitý |
| Q31 Fixed-Point | 18 cycles | 2.2× rychlejší | Středně složitý |
| Double (64-bit) | 52 cycles | 0.75× (pomalejší) | Jednoduchý |

Spotřeba @ 44.1 kHz audio:

| Implementation | Core Power | FPU Power | Total Power | Efficiency |
|----------------------|------------|-------------|-------------|------------------|
| Float s FPU | 15 mA | 8 mA | 23 mA | Good |
| Q15 integer | 12 mA | 0 mA | 12 mA | Excellent |
| Float bez FPU | 45 mA | 0 mA | 45 mA | Poor |

Příklad 2 - vzorkování s antialiasingovým filtrem

Cíl

Redukce aliasingu, MCU často pracují s nízkou vzorkovací frekvencí, takže riziko aliasingu je vyšší než u specializovaných DSP.

Požadavky

- Vzorkování audio signálu v rozsahu cca do 1000 Hz
- V tomto pásmo by měl být signál minimálně zkreslen
- Mimo propustné pásmo by měl být útlum alespoň 20dB
- Zároveň by ale měl mít filtr rozumý počet koeficientů z důvodu výpočetní náročnosti

Obsah

1. Příklad návrhu antialiasingového filtru
2. Manuální implementace konvoluce v datovém typu float
3. Implementatace pomocí CMSIS-DSP
4. Celková náročnost úlohy

1. Příklad návrhu antialiasingového filtru




Figure 2: Antialiasingový filtr

Filtrace konvolucí signálu s impulsní odezvou filtru

```
1 #define N 4
2
3 float fir_process_basic(float *h, float *x) {
4     float output = 0.0f;
5     for (int k = 0; k < N; k++) {
6         output += x[k] * h[k];
7     }
8 }
```

```

8     return output;
9 }
10 q15_t fir_process_q15_simd(q15_t *h, q15_t *x) {
11     int32_t acc = 0;
12     for (int k = 0; k < N/2; k++)
13     {
14         uint32_t H = __PKHBT(h[k], h[k+1], 16);
15         uint32_t X = __PKHBT(x[k], x[k+1], 16);
16
17         acc = __SMLAD(H, X, acc);
18     }
19     return __SSAT((acc >> 15), 16);
20 }

```

$$y[n] = \sum_{k=0}^{N-1} h[k] \cdot x[n-k]$$




Figure 3: Algoritmus filtrace konvolucí

Definice konstant a struktur

```

1 // frekvence
2 #define AUDIO_FREQUENCY    1000.0f    // Hz - užitečný signál
3 #define SAMPLING_RATE     44100.0f   // Hz - audio standard
4
5 // Passband specifications
6 #define PASSBAND_EDGE     1200.0f    // Hz - preserve audio up to 1.5 kHz
7 #define PASSBAND_RIPPLE   0.1f      // dB - minimal audio distortion
8
9 // Stopband specifications
10 #define STOPBAND_EDGE     2300.0f    // Hz - reject above 2 kHz
11 #define STOPBAND_ATTEN    20.0f     // dB - ejection

```

Struktura pro popis filtru

```
1 #define FILTER_TAPS 81
2
3 typedef struct {
4     float coefficients[FILTER_TAPS];
5     float delay_line[FILTER_TAPS];
6     uint32_t delay_index;
7 } fir_filter_t;
```

2. Manuální implementace konvoluce v datovém typu float

```
1 #define BLOCK_SIZE 64
2
3 void fir_process_block(fir_filter_t *filter, float *input_block, float *output_block) {
4     for (uint32_t n = 0; n < BLOCK_SIZE; n++) {
5         output_block[n] = fir_process_sample(filter, input_block[n]);
6     }
7 }
8
9 float fir_process_sample(fir_filter_t *filter, float input) {
10     // Insert new sample
11     filter->delay_line[filter->delay_index] = input;
12
13     float output = 0.0f;
14     for (uint32_t i = 0; i < FILTER_TAPS; i++) {
15         uint32_t delay_idx = (filter->delay_index + i) % FILTER_TAPS;
16         output += filter->delay_line[delay_idx] * filter->coefficients[i];
17     }
18
19     // Update delay index
20     filter->delay_index = (filter->delay_index + 1) % FILTER_TAPS;
21
22     return output;
23 }
```

Analýza výpočetní náročnosti

STM32F103 (Cortex-M3, 72 MHz, bez FPU)

```
float_mul_cycles = 40; // Software emulation
float_add_cycles = 35; // Software emulation
mac_cycles = float_mul_cycles + float_add_cycles;
```

```
total_cycles = FILTER_TAPS * mac_cycles + 20; // 80*75+20 = 6020 cycles
```

```
cpu_utilization = (float)(total_cycles * SAMPLING_RATE) / 72000000.0f * 100.0f;
```

Result: 37.0% CPU utilization

STM32F407 (Cortex-M4, 168 MHz, s FPU)

```
fmac_cycles = 4; // Hardware FPU MAC operation
total_cycles = FILTER_TAPS * fmac_cycles + 15; // 80*4+15 = 335 cycles
```

```
cpu_utilization = (float)(total_cycles * SAMPLING_RATE) / 168000000.0f * 100.0f;
```

Result: 0.88% CPU utilization

3. Implementace pomocí CMSIS-DSP

Inicializace knihovny a pomocných proměnných

```
1 #include "arm_math.h"
2
3 // Počet vzorků zpracovávaných najednou
4 #define BLOCK_SIZE 1000
5
6 // struktury pro popis filtrů
7 arm_fir_instance_f32 fir_f32;
8 arm_fir_instance_q15 fir_q15;
9
10 // pracovní buffery
11 // koeficienty FIR filtru (výsledek syntézy, musí existovat po celou dobu existence filtru)
12 static float32_t fir_co coeffs_f32[FILTER_TAPS];
13 // zpožďovací linka pro uložení historie vzorků
14 static float32_t fir_state_f32[FILTER_TAPS + BLOCK_SIZE - 1];
15
16 // varianty pro datový typ Q15
17 static q15_t fir_co coeffs_q15[FILTER_TAPS];
18 static q15_t fir_state_q15[FILTER_TAPS + BLOCK_SIZE - 1];
```

Implementace ve float32

```
1 arm_status arm_fir_init_f32(
2     arm_fir_instance_f32 * S,           // Ukazatel na instanci filtru
3     uint16_t numTaps,                  // Počet koeficientů
4     float32_t * pCoeffs,               // Ukazatel na koeficienty
5     float32_t * pState,                // Ukazatel na state buffer
6     uint32_t blockSize // Velikost zpracovávaného bloku
7 );
8
9 void process_audio_block_f32(float32_t *input, float32_t *output) {
10     arm_fir_init_f32(&fir_f32, FILTER_TAPS, fir_co coeffs_f32, fir_state_f32, BLOCK_SIZE);
11     arm_fir_f32(&fir_f32, input, output, BLOCK_SIZE);
12 }
```

Implementace v Q15

```
1 // funkce pro inicializaci filtru je podobná, pouze s typem Q15
2
3 void process_audio_block_q15(q15_t *input, q15_t *output) {
4     arm_fir_init_q15(&fir_q15, FILTER_TAPS, fir_co coeffs_q15, fir_state_q15, BLOCK_SIZE);
5     arm_fir_q15(&fir_q15, input, output, BLOCK_SIZE);
6 }
```

Výpočetní náročnosti CMSIS-DSP implementace

STM32F407 @ 168 MHz

```

arm_fir_f32() performance
cycles_per_tap = 0.4f;      // Documented by ARM
total_cycles = (uint32_t)(FILTER_TAPS * cycles_per_tap); // 32 cycles

```

```

cpu_util = (float)(total_cycles * SAMPLING_RATE) / 168000000.0f * 100.0f;

```

Result: 0.084% CPU utilization

```

arm_fir_q15() performance
cycles_per_tap = 0.25f;    // Optimized Q15 implementation
total_cycles = (uint32_t)(FILTER_TAPS * cycles_per_tap); // 20 cycles

```

```

cpu_util = (float)(total_cycles * SAMPLING_RATE) / 168000000.0f * 100.0f;

```

Result: 0.052% CPU utilization

4. Celková náročnost úlohy

| Implementation | Platform | Cycles/Sample | CPU @ 44.1kHz | Memory (bytes) | Code Size |
|----------------|-----------|---------------|---------------|----------------|-----------|
| Manual | STM32F103 | 6,020 | 37.0% | 640 | 180 |
| Manual | STM32F407 | 335 | 0.88% | 640 | 180 |
| CMSIS Float32 | STM32F407 | 32 | 0.084% | 508 | 45 |
| CMSIS Q15 | STM32F103 | 35 | 0.21% | 478 | 45 |
| CMSIS Q15 | STM32F407 | 20 | 0.052% | 478 | 45 |

Příklad 3 - FFT analýza pro prediktivní údržbu

Cíl

Real-time spektrální analýza vibrací stroje pro prediktivní údržbu v průmyslové výrobě.

Požadavky

- Senzor vibrací: 3osý akcelerometr
- Vzorkovací frekvence: 10 kHz (zachytí mechanické vibrace až do 5 kHz)
- FFT: 1024 vzorků (časové okno 102.4 ms)
- Aktualizace: 10 Hz (nové spektrum každých 100 ms)
- Cílová platform: STM32F407

Kritické frekvence k detekci

```
1 #define ROTATION_FREQ_BASE      30.0f      // Hz - hlavní hřídel @ 1800 RPM
2 #define BEARING_INNER_RACE      157.3f     // Hz - defekt ložiska uvnitř
3 #define BEARING_OUTER_RACE     102.7f     // Hz - defekt ložiska vně
4 #define BLADE_PASS_FREQ        240.0f     // Hz - 8 lopatek x 30 Hz rotace
5 #define GEAR_MESH_FREQ         450.0f     // Hz - kmity převodovky
```




Figure 4: Spektrální signatury závad

Algoritmus výpočtu Fourierovy transformace

Diskrétní Fourierova Transformace

```
1 // DFT definice - přímý výpočet (proč je to pomalé)
2 complex_t dft_primo(float *vstup, uint32_t N, uint32_t k) {
3     complex_t vysledek = {0.0f, 0.0f};
4
5     // PROBLÉM: Pro každý výstupní bin musíme projít celý vstup
6     for (uint32_t n = 0; n < N; n++) {
7         float uhel = -2.0f * M_PI * k * n / N; // Rotující faktor
8         vysledek.real += vstup[n] * cosf(uhel); // Reálná složka
9         vysledek.imag += vstup[n] * sinf(uhel); // Imaginární složka
10    }
11
12    return vysledek;
13 }
14
15 // KLÍČOVÝ PROBLÉM:  $O(N^2)$  složitost = katastrofa pro real-time
16 // Pro  $N=1024$ : 1,048,576 násobení → nemožné v real-time
17 // Proto potřebujeme FFT algoritmus!
```

Radix-2 FFT algoritmus

Decimace v čase (princip Divide-and-Conquer)

1. DIVIDE: N-bodovou vstupní sekvenci $x(n)$ rozdělíme na dvě $N/2$ -bodové:
 - Sudé indexy: $x(0), x(2), x(4), \dots$
 - Liché indexy: $x(1), x(3), x(5), \dots$
2. CONQUER: Rekurzivně vypočítáme $N/2$ -bodové DFT obou sekvencí
3. COMBINE: Výsledky spojíme pomocí butterfly operace a twiddle faktorů




Figure 5: Ilustrace Radix-2 FFT algoritmu

Základní stavební prvky

Butterfly Operace Fundamentální výpočetní jednotka FFT:

- 2 vstupy → 2 výstupy
- $1 \times$ sčítání + $1 \times$ odčítání + $1 \times$ komplexní násobení

Výstup₁ = a + W×b
Výstup₂ = a - W×b

Twiddle Faktory Komplexní exponenciální členy pro spojování menších DFT:

$$W_N^k = e^{(-j2\pi k/N)} = \cos(2\pi k/N) - j \cdot \sin(2\pi k/N)$$

Decimation-in-Time (DIT) Vstupní sekvence je “decimována” podle časových indexů (sudé/liché)

Manuální implementace FFT

Definice struktur potřebných pro výpočet

```
1 typedef struct {
2     float real;
3     float imag;
4 } complex_t;
5
6 typedef struct {
7     complex_t data[1024];
8     uint32_t size;
9     uint32_t log_size;
10 } fft_buffer_t;
11
12 static fft_buffer_t fft_input;
13 static fft_buffer_t fft_output;
```

Butterfly Operace - Srdce FFT

```
1 // Jeden radix-2 butterfly - základní stavební kámen FFT
2 void butterfly_radix2(complex_t *data, uint32_t offset, uint32_t span) {
3     complex_t temp;
4     uint32_t idx1 = offset;
5     uint32_t idx2 = offset + span;
6
7     // Načtení vstupů - butterfly má 2 vstupy, 2 výstupy
8     complex_t a = data[idx1]; // Horní větev
9     complex_t b = data[idx2]; // Dolní větev
10
11     // KLÍČOVÁ MATEMATIKA: Butterfly transformace
12     temp.real = a.real + b.real; // Součet (konstruktivní interference)
13     temp.imag = a.imag + b.imag;
14     data[idx1] = temp;
15
16     temp.real = a.real - b.real; // Rozdíl (destruktivní interference)
17     temp.imag = a.imag - b.imag;
18     data[idx2] = temp;
19
20     // PROČ TO FUNGUJE: Butterfly implementuje základní DFT na 2 body
21     // Místo 4 násobení (2x2 DFT) máme jen 2 sčítání + 2 odčítání
22 }
```

Twiddle faktor - rotace v komplexní rovině

```
1 void aplikuj_twiddle(complex_t *data, uint32_t k, uint32_t N) {
2     // FYZIKÁLNÍ INTERPRETACE: Rotujeme fázor o úhel 2πk/N
3     float uhel = -2.0f * M_PI * k / N;
4     float cos_val = cosf(uhel); // Horizontální složka rotace
5     float sin_val = sinf(uhel); // Vertikální složka rotace
6
7     // Komplexní násobení = rotace + škálování
8     complex_t temp;
9     temp.real = data->real * cos_val - data->imag * sin_val; // Reálná část
10    temp.imag = data->real * sin_val + data->imag * cos_val; // Imaginární část
11
12    *data = temp;
13 }
14 // Bit-reversal addressing
15 void bit_reverse_copy(float *input, complex_t *output, uint32_t N) {
16     for (uint32_t i = 0; i < N; i++) {
17         uint32_t reversed = bit_reverse(i, 10); // log2(1024) = 10
18         output[reversed].real = input[i];
19         output[reversed].imag = 0.0f;
20     }
21 }
```

Hlavní část FFT algoritmu

```
1 // Main FFT algorithm
2 void manual_fft_1024(float *input, complex_t *output) {
3     // Step 1: Bit-reversal input
4     bit_reverse_copy(input, output, 1024);
5
6     // Step 2: FFT stages
7     for (uint32_t stage = 1; stage <= 10; stage++) {
8         uint32_t span = 1 << (stage - 1);
9         uint32_t groups = 1024 >> stage;
10
11        for (uint32_t group = 0; group < groups; group++) {
12            for (uint32_t element = 0; element < span; element++) {
13                uint32_t offset = group * span * 2 + element;
14                butterfly_radix2(output, offset, span);
15
16                if (element > 0) {
17                    apply_twiddle(&output[offset + span], element, span * 2);
18                }
19            }
20        }
21    }
22 }
```

Výpočetní náročnost manuální implementace

```
// 1. Bit reversal: 1024 operací
bit_reverse_cycles = 1024 * 15; // ~15 cycles per reversal
```

```
// 2. Butterfly operace: 10 stages ( $\log_2(1024) = 10$ ), bez FPU
10x:
```

```
| operace = 512; // 512 butterflies per stage celkem
| butterfly_cycles += operace * 45; // ~45 cycles per butterfly
// Software float add/sub = 30-50 cycles each!
```

```
// 3. Twiddle factor výpočty
sin/cos compute = 100-200 cycles each!
twiddle_cycles = 4608 * 80; // Každý twiddle = 80 cycles
// FAIL: Počítáme sin/cos v real-time místo LUT!
```

```
total_cycles = bit_reverse_cycles + butterfly_cycles + twiddle_cycles;
```

Výsledek: ~410,000 cycles pro jednu FFT

To je 2.44 ms @ 168 MHz

Pro 10 Hz update → 24.4% CPU → MARGINÁLNĚ MOŽNÉ

FFT implementace pomocí CMSIS-DSP

```
1 #include "arm_math.h"
2
3 // CMSIS-DSP FFT instance struktury
4 arm_rfft_fast_instance_f32 fft_instance_f32; // Optimalizovaná real FFT
5 arm_cfft_radix4_instance_q31 fft_instance_q31; // Fixed-point verze
6
7 // Pracovní buffery - optimalizované pro ARM
8 static float32_t fft_input_f32[1024];
9 static float32_t fft_output_f32[2048]; // Complex output vyžaduje 2xN
10 static q31_t fft_input_q31[1024];
11 static q31_t fft_output_q31[2048];
12
13 // ENGINEERING MAGIC v CMSIS-DSP:
14 // 1. Twiddle faktory v LUT → žádné sin/cos výpočty
15 // 2. Butterfly algoritmus optimalizovaný v assembleru
16 // 3. NEON SIMD instrukce (4 operace paralelně)
17 // 4. Cache-friendly přístupy do paměti
18 // 5. Pipeline optimalizace pro ARM Cortex-M
```

Výpočet FFT v float32

```
1 arm_status init_real_fft_f32(void) {
2     // Initialize 1024-point real FFT
3     arm_status status = arm_rfft_fast_init_f32(&fft_instance_f32, 1024);
4
5     if (status != ARM_MATH_SUCCESS) {
6         return status; // FAIL-SAFE: Always check ARM init status
7     }
8
9     return ARM_MATH_SUCCESS;
10 }
11
12 void process_spectrum_f32(float32_t *time_data, float32_t *magnitude_spectrum) {
13     // Execute FFT - SINGLE FUNCTION CALL!
14     // MAGIC: 410,000 cycles → 3,190 cycles (128x rychlejší!)
15     arm_rfft_fast_f32(&fft_instance_f32, time_data, fft_output_f32, 0);
```

```

16 // Výpočet spektra (amplituda)
17 arm_cmlx_mag_f32(fft_output_f32, magnitude_spectrum, 512);
18
19 // RESULT: Kompletní spectrum v ~3,200 cycles
20 // = 19 µs @ 168 MHz = 0.19% CPU @ 10 Hz update
21 // VERSUS manual: 2,440 µs = 24.4% CPU
22 }
23

```

Výpočet FFT v Q31

```

1 arm_status init_complex_fft_q31(void) {
2 // Initialize 1024-point complex FFT (Q31 fixed-point)
3 arm_status status = arm_cfft_radix4_init_q31(&fft_instance_q31, 1024, 0, 1);
4
5 return status;
6 }
7
8 void process_spectrum_q31(float32_t *input_data, float32_t *magnitude_spectrum) {
9 arm_float_to_q31(input_data, fft_input_q31, 1024);
10
11 // Pad imaginary components (real input)
12 for (uint32_t i = 0; i < 1024; i++) {
13     fft_input_q31[2*i] = fft_input_q31[i]; // Real part
14     fft_input_q31[2*i + 1] = 0; // Imaginary = 0
15 }
16
17 // Execute Q31 FFT
18 arm_cfft_radix4_q31(&fft_instance_q31, fft_input_q31);
19
20 // Calculate magnitude and convert back to float
21 arm_cmlx_mag_q31(fft_input_q31, fft_output_q31, 512);
22 arm_q31_to_float(fft_output_q31, magnitude_spectrum, 512);
23 }

```

Výpočetní náročnost implementace FFT v CMSIS-DSP

STM32F407 @ 168 MHz

```

// arm_rfft_fast_f32() - ARM measured na real hardware
fft_cycles = 2850; // ARM dokumentovaný performance
magnitude_cycles = 340; // arm_cmlx_mag_f32() pro 512 points
total_cycles = fft_cycles + magnitude_cycles; // 3190 cycles

```

REALITA: 3,190 vs 410,000 cycles manual
→ 128× RYCHLEJŠÍ!

```
cpu_utilization = (float)(total_cycles * 10) / 168000000.0f * 100.0f;
```

Výsledek: 0.19% CPU @ 10 Hz update rate

Co to znamená?

- 99.8% CPU volné pro aplikaci
- Možnost real-time GUI + komunikace

```

- Dlouhá životnost baterie
// arm_cfft_radix4_q31() - optimalizovaný fixed-point
fft_cycles = 1920; // JEŠTĚ RYCHLEJŠÍ než Float32!
magnitude_cycles = 280; // Q31 mag je taky rychlejší
conversion_cycles = 150; // Float/Q31 conversions overhead
total_cycles = fft_cycles + magnitude_cycles + conversion_cycles; // 2350 cycles

```

PROČ JE Q31 RYCHLEJŠÍ NEŽ FLOAT32?

1. Žádná FPU pipeline stalls
2. Fixed-point = integer ALU (rychlejší než FPU)
3. Lepší cache utilization (32-bit vs 32-bit, ale jiný pattern)
4. SIMD packed operations (4×Q31 v jedné instrukci)

```
cpu_utilization = (float)(total_cycles * 10) / 168000000.0f * 100.0f;
```

Výsledek: 0.14% CPU @ 10 Hz update rate

Q31 = nejrychlejší volba pro embedded

Praktická Aplikace - hledání signatur vibrací točivého stroje

- Frekvenční rozsah a rozlišení jsou dány vzorkovací frekvencí a délkou FFT
- Informace o maximech budou uloženy v poli struktur, kde index odpovídá začátku spektrálního binu (subpásma)

```

1 float calculate_frequency_bin(uint32_t bin_index, uint32_t fft_size, float sample_rate) {
2     return (float)bin_index * sample_rate / fft_size;
3
4     // Frekvenční rozlišení fr = Fs/N
5     // Pro 1024 bodové FFT @ 10 kHz: resolution = 9.77 Hz
6     // → Dokážeme rozlišit frekvenčně blízké mechanické vibrace
7 }

```

Struktura pro popis peaku ve spektru

```

1 typedef struct {
2     uint32_t bin_index; // Bin kde byl nalezen peak
3     float frequency_hz; // Frekvence peaku v Hz
4     float magnitude; // Amplituda (linear)
5     float amplitude_db; // Amplituda v dB
6 } spectral_peak_t;

```

Detekce spektrálních peaků

```

1 uint32_t detect_spectral_peaks(float32_t *magnitude_spectrum,
2                               spectral_peak_t *peaks,
3                               uint32_t max_peaks) {
4     uint32_t peak_count = 0;

```

```

5     float threshold = 0.1f; // Minimální threshold pro peak
6
7     // Jednoduchý peak detection algoritmus
8     for (uint32_t i = 2; i < 510 && peak_count < max_peaks; i++) {
9         // PEAK KRITERIA: Vyšší než sousedi + nad threshold
10        if (magnitude_spectrum[i] > magnitude_spectrum[i-1] &&
11            magnitude_spectrum[i] > magnitude_spectrum[i+1] &&
12            magnitude_spectrum[i] > threshold) {
13
14            peaks[peak_count].bin_index = i;
15            peaks[peak_count].frequency_hz = calculate_frequency_bin(i, 1024, 10000.0f);
16            peaks[peak_count].magnitude = magnitude_spectrum[i];
17            peaks[peak_count].amplitude_db = 20.0f * log10f(magnitude_spectrum[i] + 1e-12f);
18
19            peak_count++;
20        }
21    }
22    return peak_count;
23 }

```

Kvantifikovaná výpočetní náročnost

| Implementation | Platform | Cycles/FFT | CPU @ 10Hz | Memory (KB) | Real-time |
|----------------|-----------|------------|------------|-------------|--------------|
| Manual | STM32F407 | 410,000 | 24.4% | 20.0 | Marginal ☐ |
| CMSIS Float32 | STM32F407 | 3,190 | 0.19% | 14.4 | Excellent OK |
| CMSIS Q31 | STM32F407 | 2,350 | 0.14% | 14.5 | Optimal OK |
| Manual | STM32F103 | 850,000 | 118% | 20.0 | Impossible X |
| CMSIS Q31 | STM32F103 | 4,200 | 5.8% | 14.5 | Good OK |

Příklad 4 - 10pásmový audio EQ

Cíl

Real-time 10pásmový parametrický EQ pro audio mixážní pult založený na embedded platformě

Systémové specifikace

- Vstup: audio signál @ 48 kHz
- Processing: 10 frekvenčních pásem s nezávislou kontrolou zesílení
- Platforma: STM32H743 @ 400 MHz

Obsah

1. Definice pásem pro EQ
2. Architektura banky filtrů - biquad filtry
3. Výpočet koeficientů IIR filtru
4. Manuální implementace
5. Implementace pomocí CMSIS-DSP

Princip funkce EQ

- Vstupní data jsou postupně filtrována IIR filtry
- Z důvodu jednoduchosti implementace jsou použity dvoupólové (biquad filtry)
- Výstup je vytvořen mixem filtrovaných signálů

Biquad filtr

Standardní přenosová funkce:

$$H(z) = \frac{b_0 + b_1z^{-1} + b_2z^{-2}}{a_0 + a_1z^{-1} + a_2z^{-2}}$$

Parametry, ze kterých pak vypočítáme koeficienty:

- centrální frekvence f_c
- šířka pásma (Quality factor) Q
- zesílení $gain$

Definice konstant a struktury pro popis filtrů

```
1 #define NUM_EQ_BANDS      10
2 #define SAMPLE_RATE      48000.0f // Hz - professional audio standard
3 #define BLOCK_SIZE       64 // Samples per processing block
4
5 // ISO standard: 1/3 oktávy, logaritmické dělení centrálních frekvence (Hz)
6 static const float band_centers[NUM_EQ_BANDS] = {
```




Figure 6: Princip funkce ekvalizéru




Figure 7: Frekvenční charakteristiky biquad filtrů

```

7     31.25f,   62.5f,   125.0f,   250.0f,   500.0f,
8     1000.0f,  2000.0f,  4000.0f,  8000.0f,  16000.0f
9 };
10
11 // Šířka pásma (Q - quality faktor), Q=0.717 minimalizuje overlap mezi sousedními pásmy
12 static const float band_q_factors[NUM_EQ_BANDS] = {
13     0.717f, 0.717f, 0.717f, 0.717f, 0.717f,
14     0.717f, 0.717f, 0.717f, 0.717f, 0.717f
15 };
16
17 typedef struct {
18     float b0, b1, b2; // Čitatel koeficienty (feedforward)
19     float a1, a2;     // Jmenovatel koeficienty (feedback) - a0 normalizováno na 1
20     float x1, x2;     // Vstupní delay line (paměť)
21     float y1, y2;     // Výstupní delay line (zpětná vazba)
22 } biquad_filter_t;

```




Figure 8: Kmitočtová charakteristika ekvalizéru

Výpočet koeficientů IIR filtrů

```

1 void calculate_coefficients(biquad_filter_t *filter, float f_center, float q_factor, float gain)
2 {
3     // AUDIO ENGINEERING: dB gain → amplitude ratio
4     float A = powf(10.0f, gain / 40.0f); // 40 = 20*2 (voltage vs power)
5
6     // Digital frequency (0 to π)
7     float omega = 2.0f * M_PI * f_center / SAMPLE_RATE;
8     float sin_omega = sinf(omega);
9     float cos_omega = cosf(omega);

```

```

10
11 // BANDWIDTH PARAMETER: alpha určuje šířku pásma
12 float alpha = sin_omega / (2.0f * q_factor);
13
14 // COOKBOOK FORMULAS pro peaking EQ:
15 // GENIUS: Robert Bristow-Johnson cookbook equations
16 filter->b0 = 1.0f + alpha * A; // DC + boost
17 filter->b1 = -2.0f * cos_omega; // Frequency positioning
18 filter->b2 = 1.0f - alpha * A; // Nyquist response
19
20 // STABILITY CRITICAL: Normalizace prevent overflow
21 float a0 = 1.0f + alpha / A; // Denominator normalization
22 filter->a1 = -2.0f * cos_omega / a0; // Normalized pole position
23 filter->a2 = (1.0f - alpha / A) / a0; // Normalized pole radius

```

```

// Final coefficient normalization
filter->b0 /= a0;
filter->b1 /= a0;
filter->b2 /= a0;
}

```

Zpracování jednoho pásma

```

1 float process_biquad(biquad_filter_t *filter, float input) {
2 // KROK 1: výpočet w[n] (internal node)
3 // w[n] = x[n] - a1*w[n-1] - a2*w[n-2]
4 float w = input - filter->a1 * filter->x1 - filter->a2 * filter->x2;
5
6 // KROK 2: výpočet výstupu
7 // y[n] = b0*w[n] + b1*w[n-1] + b2*w[n-2]
8 float output = filter->b0 * w + filter->b1 * filter->x1 + filter->b2 * filter->x2;
9
10 // KROK 3: aktualizace zpoždění
11 // Pozor na pořadí: posun zprava do leva, aby nedošlo k přepsání
12 filter->x2 = filter->x1; // w[n-2] = w[n-1]
13 filter->x1 = w; // w[n-1] = w[n]
14
15 return output;
16 }

```

Výpočetní náročnost: ~11 cyklů na vzorek na jeden filtr

- 5x násobení (5 cyklů @ HW násobičce)
- 4x sčítání (4 cyklů)
- 2x ukládání do paměti (2 cykly)

Varianta pro blokové zpracování

```

1 void process_biquad_block(biquad_filter_t *filter,
2                          float *input,
3                          float *output,
4                          uint32_t block_size) {
5 // OPTIMALIZACE: kandidát na loop unrolling
6 for (uint32_t n = 0; n < block_size; n++) {
7     output[n] = process_biquad(filter, input[n]);
8 }

```

```

9
10 // COMPILER HINT: Předpokládáme aligned arrays pro vectorization
11 // MEMORY ACCESS PATTERN: Sequential = cache friendly
12
13 // ALTERNATIVE APPROACH: Vectorized implementace možná
14 // ale složitější kvůli cross-sample dependencies v IIR filtrech
15 }

```

Manuální implementace EQ

Výpočetní náročnost:

- Filtrace: 10 pásem × 64 vzorků × 11 cyklů = 7,040 cyklů
- Mixování: 64 vzorků × 10 pásem × 2 cykly = 1,280 cyklů
- Celkem: ~8,320 cyklů na blok (a kanál)

Paměťové nároky:

- 10 biquads × 8 floats = 320 bytů na kanál
- Výstupy pásem: 10 × 64 × 4 = 2560 bytů na kanál

Struktura pro popis kanálu (mono)

```

1 typedef struct {
2     biquad_filter_t bands[NUM_EQ_BANDS];           // Individual band filters
3     float gains[NUM_EQ_BANDS];                   // Band gain settings (dB)
4     float band_outputs[NUM_EQ_BANDS][BLOCK_SIZE]; // Intermediate outputs
5     float mixed_output[BLOCK_SIZE];              // Final mixed output
6 } manual_equalizer_t;

```

Inicializace filtrů - počáteční gain 0 dB

```

1 void init_manual_equalizer(manual_equalizer_t *eq) {
2
3     for (uint32_t band = 0; band < NUM_EQ_BANDS; band++) {
4         eq->gains[band] = 0.0f; // Flat response initially
5
6         calculate_coefficients(&eq->bands[band], band_centers[band], band_q_factors[band], 0.0f);
7
8         // Nastavení zpožďovací linky vstupu na 0 pro prevenci artefaktů
9         eq->bands[band].x1 = 0.0f;
10        eq->bands[band].x2 = 0.0f;
11    }
12 }

```

Aktualizace filtru při změně gainu

```

1 void update_equalizer_band(manual_equalizer_t *eq, uint32_t band, float gain_db)
2 // Rekalkulace koeficientů může způsobit audio glitch během update
3 calculate_coefficients(&eq->bands[band], band_centers[band], band_q_factors[band], gain_db);
4 }
5 // Možné zlepšení: Gain smoothing - interpolation mezi novými a starými koeficienty
6

```

```
7 }
```

Hlavní funkce

```
1 void process_manual_equalizer_block(manual_equalizer_t *eq, float *input, float *output, uint32_t block_size)
2 // KROK 1: separátní zpracování každého pásma
3 // Zpracování je možné sekvenčně nebo paralelně (možné díky CMSIS optimalizaci)
4 for (uint32_t band = 0; band < NUM_EQ_BANDS; band++) {
5     process_biquad_block(&eq->bands[band],
6                         input, // Stejný vstup pro všechna pásma
7                         eq->band_outputs[band], // Separátní výstup s filtrovanými pásmy
8                         block_size);
9 }
10
11 // KROK 2: Mix všech pásem dohromady
12 for (uint32_t n = 0; n < block_size; n++) {
13     float sum = 0.0f;
14
15     // Problém s výkonností - vnitřní smyčka obsahuje 2D pole -> možné problémy pro cache
16     for (uint32_t band = 0; band < NUM_EQ_BANDS; band++) {
17         sum += eq->band_outputs[band][n];
18     }
19     // prevence saturace (clipping)
20     output[n] = sum / NUM_EQ_BANDS;
21 }
22 }
```

Výpočetní náročnost manuální implementace na STM32H743 @ 400 MHz

```
// Biquad processing: 10 bands × 64 samples × cycles per sample
biquad_cycles_per_sample = 12; // 5 MAC + overhead + memory access
biquad_total_cycles = NUM_EQ_BANDS * BLOCK_SIZE * biquad_cycles_per_sample;
```

// ENGINEERING BOTTLENECK ANALYSIS:

- 5 floating point operations per sample per biquad
- STM32H743 má hardware FPU → 1 cycle per operation theoretical
- REALITY: Memory access + pipeline stalls = 2-3× overhead

```
// Band mixing: 64 samples × 10 bands to sum
mixing_cycles = BLOCK_SIZE * NUM_EQ_BANDS * 2; // Add + average
```

// MIXING BOTTLENECK:

- Nested loops = poor cache locality
- 640 floating point additions
- Division operation pro averaging = expensive (20+ cycles each)

```
overhead_cycles = 200; // Memory operations a loop overhead, conservative estimate
```

total_cycles_per_block = biquad_total_cycles + mixing_cycles + overhead_cycles = 9,160 cycles per block

// Real-time analýza

```
block_time_us = (float)BLOCK_SIZE / SAMPLE_RATE * 1000000.0f; // 1333 µs @ 48 kHz
processing_time_us = (float)total_cycles_per_block / 400000.0f * 1000.0f; // 22.9 µs
cpu_utilization = processing_time_us / block_time_us * 100.0f; // 1.72% per channel
```

Implementace pomocí CMSIS-DSP

Výhody použití CMSIS-DSP:

1. Optimalizované smyčky (ruční optimalizace ARM instrukcí), masivní využití SIMD
2. Cache-friendly využití paměti, optimalizace pipeline pro architekturu ARM Cortex-M
3. Optimalizované uložení instancí filtrů

```
1 // CMSIS-DSP biquad instances - optimalizované struktury
2 arm_biquad_casd_df1_inst_f32 eq_bands_left[NUM_EQ_BANDS];
3 arm_biquad_casd_df1_inst_q31 eq_bands_right[NUM_EQ_BANDS];
4
5 // Coefficient a state arrays - ARM optimized layout
6 static float32_t biquad_coeffs_f32[NUM_EQ_BANDS][5]; // b0,b1,b2,a1,a2 per band
7 static float32_t biquad_states_f32[NUM_EQ_BANDS][4]; // Internal states (optimized)
8 static q31_t biquad_coeffs_q31[NUM_EQ_BANDS][5]; // Q31 coefficients
9 static q31_t biquad_states_q31[NUM_EQ_BANDS][4]; // Q31 states
10
11 // Working buffers - cache-aligned pro performance
12 static float32_t band_buffers_f32[NUM_EQ_BANDS][BLOCK_SIZE];
13 static q31_t band_buffers_q31[NUM_EQ_BANDS][BLOCK_SIZE];
```

CMSIS-DSP implementace ve float32

```
1 arm_status init_cmsis_equalizer_f32(void) {
2     arm_status status;
3
4     for (uint32_t band = 0; band < NUM_EQ_BANDS; band++) {
5         // Initialize biquad coefficients (unity gain initially)
6         update_cmsis_band_f32(band, 0.0f); // 0 dB gain
7
8         // Initialize CMSIS-DSP biquad instance
9         // OPTIMIZATION: Single stage = optimal pro parametric EQ
10        status = arm_biquad_cascade_df1_init_f32(&eq_bands_left[band],
11                                                1, // Single stage (optimal)
12                                                biquad_coeffs_f32[band],
13                                                biquad_states_f32[band]);
14
15        if (status != ARM_MATH_SUCCESS) {
16            return status;
17        }
18
19        return ARM_MATH_SUCCESS;
20    }
21 }
22 void update_cmsis_band_f32(uint32_t band, float gain_db) {
23     // Calculate coefficients using stejnou matematik jako manual implementation
24     biquad_filter_t temp_filter;
25     calculate_coefficients(&temp_filter,
26                           band_centers[band],
```

```

26         band_q_factors[band],
27         gain_db);
28
29     // Convert to CMSIS format: [b0, b1, b2, a1, a2]
30     // CMSIS CONVENTION: Normalizované denominátory (a0 = 1)
31     biquad_coefs_f32[band][0] = temp_filter.b0;
32     biquad_coefs_f32[band][1] = temp_filter.b1;
33     biquad_coefs_f32[band][2] = temp_filter.b2;
34     biquad_coefs_f32[band][3] = temp_filter.a1;
35     biquad_coefs_f32[band][4] = temp_filter.a2;
36 }
37 void process_cmsis_equalizer_f32(float32_t *input, float32_t *output) {
38
39     // Paralelní zpracování pásem díky CMSIS-DSP
40     for (uint32_t band = 0; band < NUM_EQ_BANDS; band++) {
41         arm_biquad_cascade_df1_f32(&eq_bands_left[band],
42             input, // Input signal
43             band_buffers_f32[band], // Band output
44             BLOCK_SIZE);
45     }
46
47     // Mix pásem CMSIS vektorových operací - velmi rychlé
48     arm_fill_f32(0.0f, output, BLOCK_SIZE);
49
50     for (uint32_t band = 0; band < NUM_EQ_BANDS; band++) {
51         // vektorizace: 4 operace na instrukci
52         arm_add_f32(output, band_buffers_f32[band], output, BLOCK_SIZE);
53     }
54
55     // prevence clippingu
56     float32_t scale_factor = 1.0f / NUM_EQ_BANDS;
57
58     // vektorizované škálování
59     arm_scale_f32(output, scale_factor, output, BLOCK_SIZE);
60
61     // Výsledek: 480 cyklů vs 9,160 manual = 19× rychlejší!
62 }

```

CMSIS-DSP implementace ve Q31

```

1  arm_status init_cmsis_equalizer_q31(void) {
2      arm_status status;
3      for (uint32_t band = 0; band < NUM_EQ_BANDS; band++) {
4          update_cmsis_band_q31(band, 0.0f); // počáteční inicializace s gainem 0dB
5
6          status = arm_biquad_cascade_df1_init_q31(&eq_bands_right[band],
7              1, // Single stage
8              biquad_coefs_q31[band],
9              biquad_states_q31[band],
10             2); // Post-shift for Q31
11
12             if (status != ARM_MATH_SUCCESS)
13                 return status;
14         }
15     return ARM_MATH_SUCCESS;
16 }
17 void update_cmsis_band_q31(uint32_t band, float gain_db) {
18     // Calculate float coefficients first

```

```

19     biquad_filter_t temp_filter;
20     calculate_coefficients(&temp_filter, band_centers[band], band_q_factors[band], gain_db);
21
22     float32_t temp_coefs[5] = { // Convert to Q31 format
23         temp_filter.b0, temp_filter.b1, temp_filter.b2, temp_filter.a1, temp_filter.a2
24     };
25     arm_float_to_q31(temp_coefs, biquad_coefs_q31[band], 5);
26 }
27 void process_cmsis_equalizer_q31(q31_t *input, q31_t *output) {
28     // Process each band with Q31 precision
29     for (uint32_t band = 0; band < NUM_EQ_BANDS; band++) {
30         arm_biquad_cascade_df1_q31(&eq_bands_right[band],
31             input,
32             band_buffers_q31[band],
33             BLOCK_SIZE);
34     }
35
36     // Mix using Q31 vector operations
37     arm_fill_q31(0, output, BLOCK_SIZE);
38
39     for (uint32_t band = 0; band < NUM_EQ_BANDS; band++) {
40         arm_add_q31(output, band_buffers_q31[band], output, BLOCK_SIZE);
41     }
42
43     // Scale down by number of bands (Q31 scaling)
44     q31_t scale_q31 = (q31_t)(0x7FFFFFFF / NUM_EQ_BANDS); // Q31 scale factor
45     arm_scale_q31(output, scale_q31, 1, output, BLOCK_SIZE);
46 }

```

Výpočetní náročnost řešení s CMSIS-DSP

STM32H743 @ 400 MHz

```

// arm_biquad_cascade_df1_f32() - measured cycles per sample
cycles_per_sample_per_stage = 0.6f; // ARM dokumentovaný performance

total_biquad_cycles = NUM_EQ_BANDS * BLOCK_SIZE * cycles_per_sample_per_stage;

VECTORIZATION: arm_add_f32 = 4× parallel operations
vector_add_cycles = NUM_EQ_BANDS * BLOCK_SIZE * 0.15f; // arm_add_f32
vector_scale_cycles = BLOCK_SIZE * 0.12f; // arm_scale_f32

// Manual loop: 1 add per cycle per element
// CMSIS vector: 4 adds per cycle (SIMD packed operations)

total_cycles = total_biquad_cycles + vector_add_cycles + vector_scale_cycles;
// Výsledek: 10 × 64 × 0.6 + 10 × 64 × 0.15 + 64 × 0.12 = 480 cycles per block

processing_time_us = (float)total_cycles / 400.0f; // 1.2 μs
block_time_us = (float)BLOCK_SIZE / SAMPLE_RATE * 1000000.0f; // 1333 μs
cpu_utilization = processing_time_us / block_time_us * 100.0f; // 0.09% per channel

Výsledek: 22.9 μs → CMSIS: 1.2 μs = 19× FASTER
// arm_biquad_cascade_df1_q31() - optimalizovaný fixed-point
cycles_per_sample_per_stage = 0.4f; // Lepší performance než Float32

```

```

total_biquad_cycles = NUM_EQ_BANDS * BLOCK_SIZE * cycles_per_sample_per_stage;

// Q31 vector operations (slightly faster than Float32)
vector_add_cycles = NUM_EQ_BANDS * BLOCK_SIZE * 0.12f;
vector_scale_cycles = BLOCK_SIZE * 0.10f;

total_cycles = total_biquad_cycles + vector_add_cycles + vector_scale_cycles;
// Výsledek: 10 × 64 × 0.4 + 10 × 64 × 0.12 + 64 × 0.10 = 333 cycles per block

cpu_utilization = total_cycles / 400.0f / 1333.0f * 100.0f; // 0.06% per channel

```

Real-time Audio Processing Application

```

1 #define AUDIO_CHANNELS      2           // Stereo
2 #define DMA_BUFFER_SIZE    (BLOCK_SIZE * 2) // Double buffer
3
4 // Audio I/O buffers
5 static float32_t audio_input_buffer[DMA_BUFFER_SIZE * AUDIO_CHANNELS];
6 static float32_t audio_output_buffer[DMA_BUFFER_SIZE * AUDIO_CHANNELS];
7 static volatile uint32_t audio_buffer_ready = 0;
8
9 // User interface control
10 typedef struct {
11     float band_gains[NUM_EQ_BANDS]; // Current band gain settings (dB)
12     uint32_t bypass_enabled; // EQ bypass flag
13     float master_gain; // Master output gain (dB)
14 } eq_control_interface_t;
15
16 static eq_control_interface_t eq_controls = {
17     .band_gains = {0.0f, 0.0f, 0.0f, 0.0f, 0.0f, // Initialize to 0 dB
18                  0.0f, 0.0f, 0.0f, 0.0f, 0.0f},
19     .bypass_enabled = 0,
20     .master_gain = 0.0f
21 };

```

ISR

```

1 // Audio DMA interrupt - triggered every 1.33 ms (64 samples @ 48 kHz)
2 void AUDIO_DMA_HalfComplete_IRQ(void) {
3     audio_buffer_ready = 1; // First half ready for processing
4 }
5
6 void AUDIO_DMA_Complete_IRQ(void) {
7     audio_buffer_ready = 2; // Second half ready for processing
8 }
9
10 // Main processing function called from DMA ISR
11 void process_audio_block_isr(void) {
12     uint32_t buffer_offset = (audio_buffer_ready == 1) ? 0 : BLOCK_SIZE;
13
14     // Extract left and right channels
15     float32_t left_input[BLOCK_SIZE], right_input[BLOCK_SIZE];
16     float32_t left_output[BLOCK_SIZE], right_output[BLOCK_SIZE];
17
18     // Deinterleave stereo input
19     for (uint32_t n = 0; n < BLOCK_SIZE; n++) {
20         left_input[n] = audio_input_buffer[buffer_offset + n * 2];

```

```

21     right_input[n] = audio_input_buffer[buffer_offset + n * 2 + 1];
22 }
23 // Apply equalizer processing
24 if (!eq_controls.bypass_enabled) {
25     process_cmsis_equalizer_f32(left_input, left_output);
26     process_cmsis_equalizer_f32(right_input, right_output);
27 } else {
28     // Bypass mode - copy input to output
29     arm_copy_f32(left_input, left_output, BLOCK_SIZE);
30     arm_copy_f32(right_input, right_output, BLOCK_SIZE);
31 }
32
33 // Apply master gain
34 if (eq_controls.master_gain != 0.0f) {
35     float32_t gain_linear = powf(10.0f, eq_controls.master_gain / 20.0f);
36     arm_scale_f32(left_output, gain_linear, left_output, BLOCK_SIZE);
37     arm_scale_f32(right_output, gain_linear, right_output, BLOCK_SIZE);
38 }
39
40 // Interleave stereo output
41 for (uint32_t n = 0; n < BLOCK_SIZE; n++) {
42     audio_output_buffer[buffer_offset + n * 2] = left_output[n];
43     audio_output_buffer[buffer_offset + n * 2 + 1] = right_output[n];
44 }
45 }

```

Uživatelské presety

```

1 typedef enum {
2     EQ_PRESET_FLAT,
3     EQ_PRESET_ROCK,
4     EQ_PRESET_JAZZ,
5     EQ_PRESET_CLASSICAL,
6     EQ_PRESET_VOCAL
7 } eq_preset_t;
8
9 void apply_equalizer_preset(eq_preset_t preset) {
10     float preset_gains[5][NUM_EQ_BANDS] = {
11         {0, 0, 0, 0, 0, 0, 0, 0, 0, 0}, // Flat
12         {3, 2, -1, -2, 1, 2, 3, 4, 3, 2}, // Rock
13         {1, 1, 0, 1, 2, 1, 0, -1, 1, 2}, // Jazz
14         {2, 1, -1, 0, 1, 0, -1, 2, 3, 2}, // Classical
15         {-2, -1, 1, 3, 4, 3, 1, -1, -2, -1} // Vocal
16     };
17
18     if (preset < 5) {
19         for (uint32_t band = 0; band < NUM_EQ_BANDS; band++) {
20             set_equalizer_band_gain(band, preset_gains[preset][band]);
21         }
22     }
23 }

```

Kvantifikované výsledky implementací

| Implementation | Platform | Cycles/Block | CPU per Channel | Stereo CPU | Memory (KB) |
|----------------------|-----------|--------------|-----------------|--------------|-------------|
| Manual | STM32H743 | 9,160 | 1.72% | 3.44% | 5.2 |
| CMSIS Float32 | STM32H743 | 480 | 0.09% | 0.18% | 3.3 |
| CMSIS Q31 | STM32H743 | 333 | 0.06% | 0.12% | 3.1 |
| Manual | STM32F407 | 15,200 | 7.2% | 14.4% | 5.2 |
| CMSIS Q31 | STM32F407 | 520 | 0.25% | 0.50% | 3.1 |