

Architektura počítačů

04
Zřetěžené vykonávání instrukcí; Hazardy;
Vyvažování stupňů zřetěžení a časování; Superzřetěžení




České vysoké učení technické, Fakulta elektrotechnická

Úkol dnešní přednášky

- Modifikujeme jednocyklový procesor z 2. přednášky na zřetěžený procesor.
- Procesor bude podporovat instrukce: `add`, `sub`, `and`, `or`, `slt`, `addi`, `lw`, `sw` a `beq`

Typ	31...	0
R	<code>opcode(6)</code> , 31:26	<code>rs(5)</code> , 25:21 <code>rt(5)</code> , 20:16 <code>rd(5)</code> , 15:11 <code>shamt(5)</code> <code>funct(6)</code> , 5:0
I	<code>opcode(6)</code> , 31:26	<code>rs(5)</code> , 25:21 <code>rt(5)</code> , 20:16 <code>immediate(16)</code> , 15:0
J	<code>opcode(6)</code> , 31:26	<code>address(26)</code> , 25:0

Jedno-cyklový procesor spolu s pamětmi




Z přednášky č.2

Jedno-cyklový procesor – výkon: $IPS = IC / T = IPC_{str} \cdot f_{CLK}$

- Jaká může být maximální frekvence procesoru?
- Zpoždění na kritické cestě – instrukce `lw`:

$$T_c = t_{PC} + t_{Mem} + t_{Rfread} + t_{ALU} + t_{Mem} + t_{Mux} + t_{RFsetup}$$



Z přednášky č.2

Jedno-cyklový procesor – výkon: $IPS = IC / T = IPC_{str} \cdot f_{CLK}$

- $T_c = t_{PC} + t_{Mem} + t_{Rfread} + t_{ALU} + t_{Mem} + t_{Mux} + t_{RFsetup}$
- Předpokládejme:
 - $t_{PC} = 30 \text{ ns}$
 - $t_{Mem} = 300 \text{ ns}$
 - $t_{Rfread} = 150 \text{ ns}$
 - $t_{ALU} = 200 \text{ ns}$
 - $t_{Mux} = 20 \text{ ns}$
 - $t_{RFsetup} = 20 \text{ ns}$


Pak $T_c = 1020 \text{ ns} \rightarrow f_{CLK \max} = 980 \text{ kHz}$,

$IPS = 1.980e3 = 980\,000$ instrukcí za sekundu

Z přednášky č.2

Zřetěžené vykonávání instrukcí

Předpokládejme, že vykonání instrukce můžeme rozdělit do 5 stupňů:



IF – Instruction Fetch, ID – Instruction decode (and Operand Fetch),
EX – Execute, MEM – Memory Access, WB – Write Back
a dále $\tau = \max \{ \tau_i \}_{i=1, \dots, 5}$, kde τ_i je čas šíření (propagation delay) v i -tém stupni.

IF – posláni PC do paměti a vybrání aktuální instrukce. Aktualizace $PC = PC + 4$
ID – dekodování instrukce a načtení registrů specifikovaných v instrukci, provedení testu na rovnost registrů (kvůli možnému větvení), znaménkové rozšíření offsetu, výpočet cílové adresy pro případ větvení (zn. rozš. offset + PC)

EX – operace ALU

MEM – v případě instrukce `load/store` – čtení/zápis do paměti

WB – v případě instrukcí typu register-register nebo instrukce `load` – zápis výsledku do RF (výsledek může přicházet z ALU nebo paměti)

Paralelizmus na úrovni instrukcí - zřetězení

IF	I1	I2	I3	I4	I5	I6	I7	I8	I9	I10
ID		I1	I2	I3	I4	I5	I6	I7	I8	I9
EX			I1	I2	I3	I4	I5	I6	I7	I8
MEM				I1	I2	I3	I4	I5	I6	I7
ST					I1	I2	I3	I4	I5	I6

← 5τ
τ
τ
τ
τ
τ
→ čas

- Čas vykonání n instrukcí k -stupňové pipeline:

$$T_k = k \cdot \tau + (n - 1) \tau$$
- Zrychlení:
$$S_k = \frac{T_1}{T_k} = \frac{nk\tau}{k\tau + (n-1)\tau} \quad \lim_{n \rightarrow \infty} S_k = k$$

Předpoklad: ideálně vyvážená pipeline, obvod můžeme libovolně dělit

A0B36APO Architektura počítačů 7

Paralelizmus na úrovni instrukcí - zřetězení

- Neredukuje čas vykonání individuální instrukce, právě naopak..
- Hazardy:
 - Strukturální (řešeny duplikací),
 - datové (důsledek datových závislostí: RAW, WAR, WAW) a řídicí (instrukce měnící PC)...
- Hazardy způsobují (mohou způsobovat) pozastavení vykonávání (stall) nebo vyprázdnění pipeline
- Pozn. : Hlubší pipeline (více stupňů) znamená méně hradel v každém stupni a tím pádem možnost zvýšit pracovní frekvenci procesoru..., avšak více stupňů znamená i vyšší režii (nutnost lépe řadit instrukce do pipeline)

A0B36APO Architektura počítačů 8

Paralelizmus na úrovni instrukcí - Narušení sémantiky

Datový hazard: Add запиše novou hodnotu R1

```

ADD R1,R2,R3  IF  ID  EX  MEM  WB
SUB R4,R1,R3  IF  ID  EX  MEM  WB
    
```

↓ sekvence instrukční proud

SUB přečte neplatnou hodnotu R1

Řídicí hazard: Vyhodnocení podmínky, výpočet PC




```



BEQZ R3, M1  IF  ID  EX  MEM  WB
ADD R6,R1,R2  IF  ID  EX  MEM  WB
instrukce 3  IF  ID  EX  MEM  WB
instrukce 4  IF  ID  EX  MEM  WB
M1: ADD R4,R6,R7  IF  ID  EX  MEM  WB
    
```

PC změněn





Měli být přineseny (a následně spracovány) tyto instrukce?

A0B36APO Architektura počítačů 9





- Pracovní registry (Register File) – přístup v dvou fázích (Decode, WriteBack) – zápis v první polovině cyklu, čtení ve druhé..
- RAW hazard...
- Jak je možné řešit tento hazard a nedegradovat výkon pipeline?



Řešení datových hazardů pozastavením (stall)

1 2 3 4 5 6 7 8 9 Time (cycles)

```

lw $s0, 40($s0)
and $t0, $s0, $s1
or $t1, $s4, $s0
sub $t2, $s0, $s5
    
```

- pozastavení se dosáhne podržením hodnoty mezistupňových registrů
- výsledky z kolizního stupně se musejí „ztratit“ – řídicí signály umožňující měnit stav (kontext) procesoru (zápis pracovních registrů nebo do paměti, řízení povolení větvení) se nulují
- obojí se dosáhne přidáním řídicích vodičů k mezistupňovým registrům umožňujících měnit/uchovat nebo nulovat jejich obsah

lw: typ l, rs – bázeová adresa, imm – offset, rt – kde uložit

A0B36APO Architektura počítačů 19

Stávající procesor

A0B36APO Architektura počítačů 20

Řešení datových hazardů pozastavením (stall)

A0B36APO Architektura počítačů 21

Řídicí hazardy

20 beq \$t1, \$t2, 40
24 and \$t0, \$s0, \$s1
28 or \$t1, \$s4, \$s0
2C sub \$t2, \$s0, \$s5
30 ...
64 slt \$t3, \$s2, \$s3

Time (cycles) 1 2 3 4 5 6 7 8 9

- výsledek porovnání je znám až v 4. cyklu.. Proč?

A0B36APO Architektura počítačů 22

Řídicí hazardy – raději znát výsledek dříve..

20 beq \$t1, \$t2, 40
24 and \$t0, \$s0, \$s1
28 or \$t1, \$s4, \$s0
2C sub \$t2, \$s0, \$s5
30 ...
64 slt \$t3, \$s2, \$s3



Time (cycles) 1 2 3 4 5 6 7 8 9

- pokud dokážeme stanovit výsledek porovnání už v 2. cyklu můžeme redukovat tzv. „misprediction penalty“
- přesun rozhodování dopředu může zavést nové RAW hazardy...!!

A0B36APO Architektura počítačů 23

Řešení řídicích hazardů vyprázdněním (flush)

A0B36APO Architektura počítačů 24



Zřetězený procesor – výkon: $IPS = IC / T = IPC_{str} \cdot f_{CLK}$

- Jaká může být maximální frekvence procesoru?
- Který stupeň je nejpomalejší?
- Dobu cyklu určuje nejpomalejší stupeň
- V našem případě:
Tc = 300 ns --> 3 333 kHz

Zanedbejme plnění pipeline, všechna pozastavení pipeline a všechna vyprázdnění. Pak bude $IPC = 1$.
 $IPS = 1 \cdot 3\,333\,000 = 3\,333\,000$ instrukcí za sekundu

- Zavedením 5-stupňového zřetězení jsme zlepšili propustnost $3\,333\,000 / 980\,000 = 3,4$ krát! (i za předpokladu $IPC=1$)

A0B36APO Architektura počítačů 27

