

Mikroprocesory

4. CPU Cortex-M - mapa paměti, vnitřní periferie s sběrnice

Stanislav Vítek Katedra radioelektroniky České vysoké učení technické v Praze

Obsah přednášky

1. CPU Cortex-M4
2. Architektura sběrnic (AMBA)
3. Systém přerušování (NVIC)
4. GPIO a přerušování (EXTI)

1. CPU Cortex-M

Architektura Cortex-M4




Figure 1: Zjednodušená architektura jádra Cortex-M

CPU Core periferie (Private Peripheral Bus):

- **NVIC** (Nested Vectored Interrupt Controller) - správa přerušení
- **SysTick** - 24-bit systémový časovač (RTOS tick)
- **MPU** (Memory Protection Unit) - ochrana paměti
- **FPU** (Floating Point Unit) - hardware podpora IEEE-754
- **DWT** (Data Watchpoint and Trace) - debugging
- **ITM** (Instrumentation Trace) - printf přes SWO

CPU periferie jsou mapovány v System oblasti (0xE000_0000)

Jak procesor startuje?

Po připojení napájení a uvolnění resetu:

1. Inicializace hodin

- Obvykle startuje z interního RC oscilátoru
- Později lze přepnout na HSE nebo PLL.

2. Načtení Stack Pointeru (SP)

- Z adresy 0x0000_0000
 - vektory jsou remapované podle boot módu
- SP ukazuje na konec RAM (např. 0x2002_0000)

3. Načtení Reset Handler adresy

- Z adresy 0x0000_0004
- Skok na Reset_Handler

4. Reset_Handler provede

- Kopírování .data z Flash do RAM,
- vynulování .bss
- inicializace systému (hodiny, FPU, cache)
- volání main().

Konfigurace CPU při startu a běhu, power management, diagnostika jsou ovlivněny registry sdruženými v **SCB (System Control Block)** na adrese 0xE000_ED00 (součást System Control Space).

Přesměrování paměti při startu (Boot modes)

Cortex-M4 může startovat z různých oblastí podle konfigurace pinů BOOT0 (B0) /BOOT1 (B1).

Remapping: Oblast 0x0000_0000 je alias podle boot módu (Flash/System/SRAM)

B1	B0	Adresa	Zdroj
x	0	0x0800_0000	Main Flash (běžný režim)
0	1	0x1FFF_0000	System memory (bootloader)
1	1	0x2000_0000	Embedded SRAM (debug)




Figure 2: Průběh bootovací sekvence

Vektor tabulka přerušení

Vektor tabulka je **pole pointerů na ISR funkce**, indexované IRQ číslem z NVIC. (Např. startup_stm32f4xx.s.)

```

1 .section .isr_vector, "a"
2 .word _estack // 0x00: Initial Stack Pointer
3 .word Reset_Handler // 0x04: Reset (IRQ -15)
4 .word NMI_Handler // 0x08: NMI (IRQ -14)
5 .word HardFault_Handler // 0x0C: Hard Fault (IRQ -13)
6 .word MemManage_Handler // 0x10: Memory Management
7 .word BusFault_Handler // 0x14: Bus Fault
8 .word UsageFault_Handler // 0x18: Usage Fault
9 .word 0, 0, 0, 0 // 0x1C-0x28: Reserved
10 .word SVC_Handler // 0x2C: SVCcall (RTOS syscall)
11 .word DebugMon_Handler // 0x30: Debug Monitor
12 .word 0 // 0x34: Reserved
13 .word PendSV_Handler // 0x38: PendSV (RTOS context switch)
14 .word SysTick_Handler // 0x3C: SysTick (RTOS tick)
15 // External interrupts (IRQ 0+)
16 // ...
17 .word EXTI0_IRQHandler // 0x58: IRQ6 - EXTI Line 0
18 .word EXTI1_IRQHandler // 0x5C: IRQ7 - EXTI Line 1
19 // ... šdalí 80+ úhandler

```

Klíč: Název v tabulce **MUSÍ odpovídat** názvu ISR funkce → linker je spojí!

SCB (System Control Block)

Registry ovlivňující start a běh:

Offset	Registr	Název	Použití při startu/běhu
0x00	CPUID	CPU ID Base	Detekce CPU typu (ARMv7-M, Cortex-M4)
0x08	VTOR	Vector Table Offset	Přesměrování tabulky vektorů (bootloader)
0x0C	AIRCR	App Interrupt/Reset Control	Software reset, priority grouping
0x10	SCR	System Control	Sleep modes (WFI/WFE), probuzení
0x14	CCR	Config and Control	Stack alignment, div-by-0 trap
0x04	ICSR	Interrupt Control/State	Pending/active přerušeni
0x18-24	SHPR[3]	System Handler Priority	Priority SysTick, PendSV, faults
0x24	SHCSR	System Handler Control	Enable fault handlerů
0x28	CFSR	Fault Status	Diagnostika Memory/Bus/Usage faults

SCB - Příklad 1: Čtení CPUID

CPUID registr obsahuje informace o procesoru (read-only):

```

1 // Cteni CPUID registru (SCB->CPUID na 0xE000_ED00)
2 uint32_t cpuid = SCB->CPUID;
3
4 // Dekodovani bitu:
5 uint32_t implementer = (cpuid >> 24) & 0xFF; // Bits [31:24]: 0x41 = ARM

```

```

6 uint32_t variant = (cpuid >> 20) & 0x0F; // Bits [23:20]: Varianta
7 uint32_t arch    = (cpuid >> 16) & 0x0F; // Bits [19:16]: 0xC = ARMv7-M
8 uint32_t partno  = (cpuid >> 4) & 0xFFF; // Bits [15:4]: 0xC24 = Cortex-M4
9 uint32_t revision = (cpuid >> 0) & 0x0F; // Bits [3:0]: Revize (r0p1)
10
11 // Příklad: Cortex-M4 r0p1
12 // CPUID = 0x410FC241
13 // Implementer: 0x41 (ARM)
14 // Variant: 0x0 (r0)
15 // Architecture: 0xF (ARMv7-M)
16 // PartNo: 0xC24 (Cortex-M4)
17 // Revision: 0x1 (p1)

```

Použití: Runtime detekce CPU, diagnostika, bootloader rozhodování

SCB - Příklad 2: Software reset (AIRCR)

AIRCR registr umožňuje softwarově resetovat celý systém:

```

1 // Software reset celého mikrokontroleru
2 void system_reset(void) {
3     // AIRCR registr: 0xE000_ED0C
4     // Bit [2]: SYSRESETREQ - Request system reset
5     // Bits [31:16]: VECTKEY - Write key (0x05FA)
6
7     SCB->AIRCR = (0x05FA << 16) | // VECTKEY povinný klic
8                 (SCB->AIRCR & 0x700) | // Zachovat PRIGROUP[10:8]
9                 (1 << 2);           // SYSRESETREQ
10
11     // Reset proběhne okamžitě
12     while(1); // Čekání na reset (safety)
13 }

```

```

1 // Watchdog timeout → restart
2 void watchdog_handler(void) {
3     log_error("Watchdog timeout!");
4     system_reset();
5 }
6 // Po firmware update
7 void firmware_update_done(void) {
8     flash_complete();
9     system_reset(); // Restart s novým FW
10 }

```

SCB - Příklad 3: Bootloader → Aplikace (VTOR)

VTOR registr přesměruje tabulku vektorů pro skok z bootladeru do aplikace:

```

1 // Skok z bootladeru do aplikace na jiné adrese
2 void bootloader_jump_to_app(uint32_t app_address) {
3     // Aplikace má vlastní vektor tabulku na app_address
4     // Např. 0x0800_8000: bootloader 32kB, aplikace od 32kB
5
6     // 1. Nacti Stack Pointer z aplikace (první slovo)
7     uint32_t app_stack = *(volatile uint32_t*)app_address;
8     // 2. Nacti Reset Handler z aplikace (druhé slovo)
9     uint32_t app_entry = *(volatile uint32_t*)(app_address + 4);
10    // 3. Vyplni preruseni

```

```

11  __disable_irq();
12  // 4. Presmeruj VTOR na novou vektor tabulku
13  SCB->VTOR = app_address;
14  // 5. Nastav Main Stack Pointer
15  __set_MSP(app_stack);
16  // 6. Skoc do Reset Handleru aplikace
17  void (*app_reset)(void) = (void (*)(void))app_entry;
18  app_reset(); // Uz se nevratime
19  }
20
21 // Pouziti: bootloader_jump_to_app(0x08008000);

```

Režimy procesoru Cortex-M4

Provozní režimy:

- **Thread mode** - běžné vykonávání programu (main, funkce)
- **Handler mode** - obsluha výjimek a přerušení (ISR)

Úrovně oprávnění:

- **Privileged** - plný přístup ke všem instrukcím a registrům
- **Unprivileged** - omezený přístup (pro RTOS user tasks)




Figure 3: Režimy procesoru Cortex-M4

CONTROL registr

Volba režimu a zásobníku se provádí pomocí **CONTROL** registru:


```
1 // CONTROL register (3 bity)
2 // Bit 0 (nPRIV): 0 = Privileged, 1 = Unprivileged
3 // Bit 1 (SPSEL): 0 = MSP, 1 = PSP (pouze v Thread mode)
4 // Bit 2 (FPCA): 0 = FPU neaktivni, 1 = FPU kontext aktivni
5
6 uint32_t control = __get_CONTROL();
7
8 // Prechod do unprivileged mode (nelze se vratit bez vyjimky!)
9 __set_CONTROL(control | 0x01);
10 __ISB(); // Instruction Synchronization Barrier
11
12 // Prepnutí na PSP (Process Stack Pointer)
13 __set_CONTROL(control | 0x02);
14 __ISB();
```

Použití:

- **RTOS** - kernel (privileged + MSP), user tasks (unprivileged + PSP)
- **Bezpečnost** - aplikace nemůže poškodit systémové registry, každý task má vlastní stack (PSP)

Main Stack Pointer (MSP) vs Process Stack Pointer (PSP)

Cortex-M4 má dva zásobníky:



Čtení/nastavení stack pointerů:

```
1 uint32_t msp = __get_MSP();
2 uint32_t psp = __get_PSP();
3
4 __set_MSP(0x20020000); // Nastavit MSP na konec RAM
5 __set_PSP(task_stack); // Nastavit PSP pro task
```

Co se ukládá na stack:

- Lokální proměnné funkcí
- Parametry funkcí (R0-R3 + navíc)
- Návrátová adresa (LR)
- Kontext při přerušení

Přechody mezi režimy

- **Thread → Handler:**
 - Při přerušení (automaticky)
 - Hardware stacking na MSP
- **Handler → Thread:**
 - Návrat z ISR pomocí **BX LR**
 - EXC_RETURN hodnota v **LR**
- **Privileged → Unprivileged:**
 - Změna CONTROL.nPRIV
 - Nelze se vrátit bez exception!
- **Stack switch:**
 - CONTROL.SPSEL určuje MSP/PSP v Thread mode

Návrat z výjimky (EXC_RETURN)

EXC_RETURN je speciální hodnota, kterou hardware automaticky uloží do **Link Registru (LR)** při vstupu do přerušení/výjimky.

Jak to funguje:

1. **Vstup do ISR:** Hardware automaticky nastaví **LR** = 0xFFFFFFFFx (podle kontextu)
2. **Konec ISR:** **BX LR** - návrat pomocí této speciální hodnoty
3. **Hardware dekóduje** EXC_RETURN a ví:
 - Kam se vrátit (Thread mode nebo Handler mode)
 - Který stack použít (MSP nebo PSP)
 - Jestli obnovit FPU kontext

EXC_RETURN	Návrat do	Stack	Použití
0xFFFFFFFF9	Thread mode	MSP	Bare-metal aplikace
0xFFFFFFFFD	Thread mode	PSP	RTOS task (vlastní PSP)
0xFFFFFFFF1	Handler mode	MSP	Vnořené přerušení

Standardní rozložení paměti ARMv7-M

Cortex-M procesory mají pevně definovanou mapu paměti (4GB adresový prostor):






Figure 4: Stavový diagram přechodů mezi režimy jádra Cortex-M



Výhody: Přenositelnost kódu, optimalizace kompilátoru, paralelní sběrnice

Mapa paměti STM32F4 (konkrétní příklad)



Oblast Code (0x0000_0000 - 0x1FFF_FFFF)

Typické použití:

- **Flash paměť** (0x0800_0000) - program, konstanty, tabulky
- **System memory** (0x1FFF_xxxx) - bootloader od výrobce
- **ITCM RAM** (u některých MCU) - rychlá instrukční paměť

Charakteristika:

- **Executable** - lze spouštět kód (XN bit = 0)
- **Read-only** pro Flash (Write Protection možná)
- **Optimalizace** - I-Code bus (3-stage pipeline)
- **Cache-able** (pokud má MCU cache)

Příklad STM32F4:

```
1 #define FLASH_BASE 0x08000000UL
2 #define FLASH_SIZE (512 * 1024) // 512 KB
```

Runtime přemístění tabulky vektorů přerušení (VTOR)

Pro bootloday nebo aplikace běžící z jiné adresy:

```
1 // VTOR: Vector Table Offset Register
2 #define SCB_VTOR (*(volatile uint32_t*)0xE000ED08)
3
4 void relocate_vector_table(uint32_t new_address) {
5     // Nova adresa musi byt zarovnaná na 512 bajtu (0x200)
6     SCB_VTOR = new_address & 0xFFFFFE00;
7 }
8
9 // Příklad: Aplikace po bootloday zacina na 0x0800_8000
10 relocate_vector_table(0x08008000);
11
12 // Nyni NVIC nacita vektory z 0x0800_8000 místo 0x0000_0000
```

Default: VTOR = 0x0000_0000 (Flash alias podle boot módu)

Oblast SRAM (0x2000_0000 - 0x3FFF_FFFF)

Typické použití:

- **Stack** - lokální proměnné, návratové adresy
- **Heap** - dynamická alokace (malloc)
- **Globální/statické proměnné** (.data, .bss sekce)
- **DMA buffery** - rychlý přístup pro periferie

Charakteristika:

- **Read/Write** - plný přístup
- **Non-executable** (lze změnit v MPU)
- **Optimalizace** - D-Code bus, System bus

- **Paralelní přístup** - současně s fetch z Flash

Příklad STM32F4:

```

1 #define SRAM_BASE 0x20000000UL
2 #define SRAM_SIZE (128 * 1024) // 128 KB
3 #define SRAM_END (SRAM_BASE + SRAM_SIZE)

```

Organizace SRAM - sekce paměti

```

1 0x2001_FFFF |-----| ←_estack|||
2
3 Stack (MSP/PSP) |← Roste údol ↓|-----|
4   Lokální ěpromné||
5   Return adresy|-----||
6
7 (volné) ||-----||
8
9 Heap |← Roste nahoru ↑|↑|
10   malloc() alokace|-----||
11
12 .bss |← _sbss - _ebss|
13 Neinicializované | Vynulováno řpi startu|
14 static int buf[256]; ||-----||
15
16 .data |← _sdata - _edata|
17 Inicializované | Kopie z Flash (_sdata)|
18 int x = 42; |
19 0x2000_0000 |-----|

```

Linker script definuje symboly: `_sdata`, `_edata`, `_sbss`, `_ebss`, `_estack`

Startup kód - Reset Handler

```

1 void Reset_Handler(void) {
2     uint32_t *src, *dst;
3
4     // 1. Kopirovani .data z Flash →RAM
5     src = &_sidata; // Load Address (Flash)
6     dst = &_sdata; // Run Address (RAM)
7     while (dst < &_edata) { *dst++ = *src++; }
8
9     // 2. Vynulovani .bss
10    dst = &_sbss;
11    while (dst < &_ebss) { *dst++ = 0; }
12
13    // 3. Inicializace systemu (hodiny, FPU, ...)
14    SystemInit();
15
16    // 4. Skok do main()
17    main();
18 }

```

Proč? Flash je read-only → inicializované proměnné musí být v RAM

Oblast Peripheral (0x4000_0000 - 0x5FFF_FFFF)

Rozdělení podle sběrnice:

Sběrnice	Rozsah	Frekvence	Příklady periferií
APB1	0x4000_0000 - 0x4000_7FFF	42 MHz	TIM2-7, I2C1-3, SPI2-3, USART2-5
APB2	0x4001_0000 - 0x4001_5BFF	84 MHz	TIM1, TIM8-11, USART1, 6, ADC, SPI1
AHB1	0x4002_0000 - 0x4002_43FF	168 MHz	GPIO, DMA1-2, RCC, CRC
AHB2	0x5000_0000 - 0x5006_0BFF	168 MHz	USB OTG, DCMI, RNG

Charakteristika:

- **Memory-mapped I/O** - přístup jako k RAM (load/store)
- **Device memory type** - bez cache, strict ordering
- **Volatile access** - každý read/write jde na sběrnici

Oblast External RAM (0x6000_0000 - 0x9FFF_FFFF)

FMC (Flexible Memory Controller) - mapování:

Bank	Rozsah	Typ paměti
1	0x6000_0000 - 0x6FFF_FFFF	NOR/PSRAM/SRAM (256 MB)
3	0x8000_0000 - 0x8FFF_FFFF	NAND Flash
5-6	0xC000_0000 - 0xDFFF_FFFF	SDRAM (512 MB)

Konfigurace SDRAM (příklad):

```
1 void init_sdram(void) {
2     // Zapnout FMC clock
3     RCC->AHB3ENR |= RCC_AHB3ENR_FMCEN;
4
5     // Konfigurace SDRAM timing
6     FMC_Bank5_6->SDCR[0] =
7         FMC_SDCR1_RBURST | // Read burst enable
8         FMC_SDCR1_SDCLK_1 | // SDCLK = 2x HCLK
9         (2 << 4) | // CAS latency = 2
10        (1 << 0); // 8-bit column address
11
12     // Load Mode Register command
13     // ... dalsi inicializace
14 }
```

Oblast System (0xE000_0000 - 0xFFFF_FFFF)

Private Peripheral Bus (PPB):

Komponenta	Adresa	Účel
ITM	0xE000_0000	Instrumentation Trace Macrocell

Komponenta	Adresa	Účel
DWT	0xE000_1000	Data Watchpoint and Trace
FPB	0xE000_2000	Flash Patch and Breakpoint
SCS	0xE000_E000	System Control Space
NVIC	0xE000_E100	Nested Vectored Interrupt Controller
SysTick	0xE000_E010	System Timer
MPU	0xE000_ED90	Memory Protection Unit
FPU	0xE000_EF30	Floating Point Unit
Debug	0xE004_0000	Debug components (ETM, TPIU)

2. Architektura sběrnic (AMBA)

AMBA (Advanced Microcontroller Bus Architecture)

AMBA je otevřený standard od ARM pro propojení komponent v SoC:

Protokoly AMBA:

1. **AHB (Advanced High-performance Bus)** - vysoký výkon, pipeline
2. **APB (Advanced Peripheral Bus)** - nízká spotřeba, jednoduché periferie
3. **AXI (Advanced eXtensible Interface)** - nejnovější, multi-channel (Cortex-M7)

V Cortex-M4 typicky:

- **AHB-Lite** - zjednodušená verze AHB (single master)
- **APB** - pro pomalé periferie (UART, I2C, ...)
- **Multi-layer AHB** - paralelní přístup k různým slave

Bus Matrix (AHB Crossbar)

Bus Matrix propojuje CPU rozhraní sběrnic s pamětí a periferiemi




Figure 5: Matice sběrnic

Klíčové vlastnosti

- **Multi-master arbitrace** - CPU a DMA mohou současně přistupovat k různým slaves
- **Paralelní přístupy** - I-Code fetch + D-Code data access + DMA transfer současně
- **Priority-based** - CPU má vyšší prioritu než DMA při konfliktu

AHB (Advanced High-performance Bus)

Charakteristiky

- **Pipeline** - adresa v jednom cyklu, data v dalším
- **Burst transfer**
 - souvislé přenosy (4, 8, 16 beats)
- **Split transaction** - slave může pozastavit transakci
- **Single clock edge** - všechny signály na rising edge
- **Multi-master**
 - (v původním AHB, AHB-Lite = single master)

Signály (zjednodušeně):

1	HCLK	- Clock
2	HRESETn	- Reset (active low)
3	HADDR[31:0]	- Address bus
4	HWDATA[31:0]	- Write data
5	HRDATA[31:0]	- Read data
6	HWRITE	- Write/Read direction
7	HSIZE[2:0]	- Transfer size
8	HBURST[2:0]	- Burst type
9	HTRANS[1:0]	- Transfer type
10	HREADY	- Slave ready
11	HRESP	- Response

- Transfer size: byte, halfword, word
- Transfer type: IDLE, BUSY, NONSEQ, SEQ
- Response: OKAY, ERROR

AHB Transfer typy

HTRANS encoding:

HTRANS	Typ	Popis
00	IDLE	Žádný transfer
01	BUSY	Master není připraven (v burst)
10	NONSEQ	Single transfer nebo první v burst
11	SEQ	Následující transfer v burst

HBURST encoding:

HBURST	Typ	Délka
000	SINGLE	1 transfer
001	INCR	Undefined length burst
010	WRAP4	4-beat wrapping burst
011	INCR4	4-beat incrementing burst
100	WRAP8	8-beat wrapping burst
101	INCR8	8-beat incrementing burst
110	WRAP16	16-beat wrapping burst
111	INCR16	16-beat incrementing burst

AHB pipeline timing




Figure 6: Komunikace na sběrnice AHB

Pipelining: Adresa A2 jde současně s daty D1 (address phase vede data phase o 1 cyklus).

Výhody:

- Vyšší throughput (přístup každý cyklus)
- Nižší latence pro burst transfery

APB (Advanced Peripheral Bus)

Charakteristiky:

- **Jednoduchý** - žádný pipeline, žádné burst
- **Nízká spotřeba** - minimální logika
- **Pomalý** - obvykle 1/2 nebo 1/4 rychlosti AHB
- **Non-pipelined** - adresa a data ve stejném cyklu

Signály:

1	PCLK	- Clock
2	PRESETn	- Reset
3	PADDR[31:0]	- Address
4	PSEL	- Select (chip select)
5	PENABLE	- Enable strobe
6	PWRITE	- Write/Read
7	PWDATA[31:0]	- Write data
8	PRDATA[31:0]	- Read data
9	PREADY	- Slave ready (wait states)
10	PSLVERR	- Slave error

APB transfer timing

2-fázový protokol:

- **Setup phase:** PSEL=1, PENABLE=0 (adresa a data se stabilizují)




Figure 7: Komunikace na sběrnici APB

- **Access phase:** PENABLE=1, čeká na PREADY (slave potvrdí přijetí)

AHB to APB Bridge

APB bridge propojuje vysokorychlostní AHB s pomalým APB:

```

1 // Příklad mapování v STM32F4:
2 // AHB1: 168 MHz (GPIO, DMA, RCC)
3 // APB1: 42 MHz (TIM2-7, I2C, SPI2-3, USART2-5)
4 // APB2: 84 MHz (TIM1, TIM8-11, USART1, ADC, SPI1)
5
6 // Při přístupu z CPU (AHB) na USART1 (APB2):
7 // 1. AHB master (CPU) iniciuje write na 0x40011000 (USART1_DR)
8 // 2. Bus matrix routuje na APB2 bridge
9 // 3. APB2 bridge převede AHB protocol → APB protocol
10 // 4. USART1 přijme data, potvrdí PREADY
11 // 5. Bridge vrátí HREADY na AHB

```

Důsledky:

- Přístup k APB = několik extra cyklů (latence)
- Burst transfery se rozpadnou na single
- DMA k APB perifériím = pomalejší než k AHB

Bus arbitration (rozhodování)

Když více masterů (CPU, DMA1, DMA2, Ethernet, ...) chce přístup:

1. Fixní priority:

- Každý master má pevnou prioritu (0 = nejvyšší)
- Vyšší priorita = vždy vyhraje

- **Problém:** na nižší priority se nemusí vůbec dostat

2. Round-robin:

- Rotace mezi mastery (fair scheduling)
- Nikdo není zvýhodněn
- **Problém:** nedeterministické latence

3. Vážený round-robin:

- Kombinace priority a fair schedulingu
- Vysoká priorita = více slotů

Praktický příklad: DMA priorita

STM32F4 používá fixní priority s možností runtime změny DMA priority.

```

1 // DMA stream configuration
2 DMA_Stream_TypeDef *stream = DMA2_Stream0;
3
4 // Priority level (bits 17:16)
5 stream->CR &= ~DMA_SxCR_PL_Msk;
6 stream->CR |= DMA_SxCR_PL_1; // High priority
7
8 // Priority levels:
9 // 00: Low
10 // 01: Medium
11 // 10: High
12 // 11: Very High

```

Scénář:

- DMA1 Stream 0 (priority Low) čte z ADC
- DMA2 Stream 0 (priority High) čte z UART
- Když oba chtějí přístup do SRAM → DMA2 vyhraje

Memory-mapped I/O sémantika

Volatile access:

```

1 // Spravne - volatile zajisti pristup na sbernici
2 volatile uint32_t *gpio_odr = (volatile uint32_t*)0x40020014;
3 *gpio_odr = 0x0020; // Jde na AHB →APB2 →GPIOA
4
5 // Spatne - kompilator muze optimalizovat pryc
6 uint32_t *gpio = (uint32_t*)0x40020014;
7 *gpio = 0x0020;
8 *gpio = 0x0000; // Muze byt slouceno nebo odstraneno

```

Read-modify-write hazard:

```

1 // Nebezpecne - read-modify-write muze zpusobit race condition
2 GPIOA->ODR |= (1 << 5); // Read →Modify →Write
3
4 // Bezpecne - atomicky set/reset

```

```
5 GPIOA->BSRR = (1 << 5); // Pouze write, hardware handling
```

Bus stall a wait states

Flash wait states (STM32F4 při 168 MHz):

```
1 // Flash Access Control Register
2 FLASH->ACR = FLASH_ACR_LATENCY_5WS | // 5 wait states @ 168 MHz
3     FLASH_ACR_ICEN | // I-cache enable
4     FLASH_ACR_DCEN | // D-cache enable
5     FLASH_ACR_PRFTEN; // Prefetch enable
```

Proč wait states?

- Flash je pomalejší než CPU (50-60 MHz vs. 168 MHz)
- Při přístupu musí CPU čekat 5 cyklů na data
- **Cache a prefetch** dramaticky zrychlují (hit rate > 95%)

SRAM:

- Zero wait state (stejná rychlost jako CPU)
- Proto kritický kód v RAM běží rychleji

Protokol konverze (AHB master → APB slave)

1. **AHB NONSEQ write** na adresu 0x40000000 (APB1)
2. Bridge detekuje APB1 address range
3. Bridge převede:
 - HADDR → PADDR
 - HWDATA → PWDATA
 - HWRITE → PWRITE
4. Bridge vygeneruje PSEL, pak PENABLE
5. Čeká na PREADY od slave
6. Vráť HREADY na AHB

Latence:

- AHB single transfer: 1 cyklus
- APB single transfer: 2 cykly (setup + access)
- **Total:** 2-3 AHB cykly (včetně bridging overhead)

AXI4 (Cortex-M7)

AXI (Advanced eXtensible Interface) je nejnovější AMBA protokol. Primárně v Cortex-M7, Cortex-M4 má AHB-Lite.

Výhody oproti AHB:

- **Multi-channel** - oddělené kanály pro read/write address, data, response
- **Out-of-order** ukončování transakcí (asynchronní)
- **Vyšší propustnost** - více transakcí současně
- **Podpora pro cache**

Kanály:

1. **Write Address** (AW)
2. **Write Data** (W)
3. **Write Response** (B)
4. **Read Address** (AR)
5. **Read Data** (R)

3. Systém přerušování (NVIC)

Přerušovací systém

Přerušovací systémem (Interrupt systém) podstatně zjednodušuje a zefektivňuje styk s vnitřními i vnějšími periferiemi.

Obsluha periférií bez přerušovacího systému

- Snížení výpočetního času pro hlavní program
- Program rozšířen o pravidelné testování žádostí
- Obtížné zpracování v potřebných intervalech

Obsluha s využitím přerušovacího systému

- Periferie požádá o přerušování
- Procesor uloží žádost ke zpracování
- Testuje zda přerušování od dané periferie je povolené
- Vyhodnotí zda není jiná žádost s vyšší prioritou
- Přerušuje ve vhodném okamžiku probíhající program (dokončí právě rozpracovanou instrukci nebo instrukce)
- Přejde ke zpracování obslužného programu

Přechod do přerušování

Žádost periferie o přerušování je vyvolána obvodově obvykle pomocí instrukce CALL adresa_přerušování.

CPU

- Uloží PC do zásobníkové paměti (adresu následující instrukce po poslední vykonané)
- Nastaví PC na adresu volaného přerušování (přepisem PC se ztrácí informace o místě, kde byl program přerušován).
- Je zablokována daná úroveň přerušovacího systému
- Procesor zahájí svoji činnost od nastavené adresy obslužného programu
- Používané registry v obslužném programu je nutné uložit včetně stavu příznakového registru
- Na konci přerušování musí být stav registrů a příznaků obnoven.
- Přerušování je ukončeno instrukcí RETI (povolení přerušování).
- Atypicky možnost návratu bez povolení přerušovacího systému.

Rozdíl mezi voláním funkce a ISR (Cortex M)

Volání funkce (běžný podprogram)

- Synchronní - program explicitně volá funkci pomocí BL nebo BLX
- Kontext: Používá stejný stack (MSP nebo PSP)
- Registry: Caller musí uložit R0-R3, R12 (caller-saved), callee ukládá R4-R11 (callee-saved)
- Návrat: BX LR - normální návratová adresa
- Přepnutí režimu: NE - zůstává v Thread nebo Handler mode
- Overhead: Minimální - jen uložení potřebných registrů

```

1 void main(void) {
2     my_function(); // Explicitni volani
3 }
4
5 void my_function(void) {
6     // R0-R3, R12 caller-saved
7     // R4-R11 callee-saved (pokud pouzite)
8     return; // BX LR
9 }

```

Volání ISR (Interrupt Service Routine)

- Asynchronní - hardware automaticky při události (IRQ)
- Kontext: Automatický přechod do Handler mode + použití MSP
- Hardware stacking: CPU automaticky ukládá 8 registrů (R0-R3, R12, LR, PC, xPSR) - 12 cyklů
- Návrat: BX LR s EXC_RETURN (0xFFFFFFFFx) - dekóduje hardware
- Přepnutí režimu: ANO - Thread → Handler mode
- Overhead: Větší - hardware stacking/unstacking + tail-chaining optimalizace

```

1 // Hardware automaticky pri IRQ:
2 // 1. Ulozi R0-R3, R12, LR, PC, xPSR na stack (12 cyklu)
3 // 2. Nastavi LR = EXC_RETURN (0xFFFFFFFF9)
4 // 3. Prepne do Handler mode
5 // 4. Skoci na ISR vector
6
7 void EXTI0_IRQHandler(void) { // Jsme v Handler mode, MSP stack
8     EXTI->PR = (1 << 0); // Clear flag
9     // Hardware pri BX LR:
10    // 1. Dekoduje EXC_RETURN
11    // 2. Obnovi R0-R3, R12, LR, PC, xPSR (10 cyklu)
12    // 3. Vratí se do Thread mode
13 }

```

Výjimka (Exception) vs. Přerušeni (Interrupt)

Terminologie v ARM Cortex-M:

Exception (výjimka) - obecný pojem pro libovolnou událost, která přerušuje běžící kód:

- **Interní výjimky:** Reset, NMI, HardFault, SVC, PendSV, SysTick
- **Externí výjimky:** přerušeni z periférií (EXTI, UART, Timer, ...)

Interrupt (přerušeni) - podmnožina exceptions:

- Pouze **externí** zdroje (periferie, GPIO, ...)
- V ARM dokumentaci: IRQ = Interrupt Request

V praxi se termíny často **zaměňují** (oba spouští ISR)

- U ARMu je **Exception** nadřazený pojem.




Figure 8: Stavy výjimek

Problémy většího počtu přerušení

Je-li v aplikaci více zdrojů přerušení, mohou nastat problémy s dobou přístupu do zpracování jednotlivých obsluh. Volba procesoru pak ovlivňuje:

- Počet úrovní přerušovacího systému.
- Možnost změny priority daného přerušení.
- Možnost přerušení v přerušení

Jednoúrovňový systém s pevně danými prioritami zdrojů

- Každé přerušení má svoji adresu a po vstupu do obsluhy přerušení maže procesor jeho příznak. Změna priorit jednotlivých přerušení je obtížná (AVR).
- Více přerušení má jednu adresu – příznak musí být mazán programově. Programová změna priorit přerušení – je možná (TMS320C15, některé 8051, ARM)
- Nested interrupt – Způsob jak vyhovět časově kritickému přerušení při zpracovávání jiného déle trvajícího přerušení. Podpořeno více úrovněmi nebo definovaným postupem.

Přerušovací systém s volitelnou úrovní priority

Více úrovňový systém s pevně danými prioritami

- Přerušení s jakoukoliv prioritou lze přesunout do vyšší úrovně priority, z které přeruší i přerušení s vyšší prioritou umístěné v nižší úrovni priorit – tzv. přerušení v přerušení.

Žádosti o přerušení se testují v definovaném okamžiku strojového cyklu procesoru a posléze se vyhodnocují.

Vyhodnocení – je-li přerušení povolené, není další žádost přerušení s vyšší prioritou a je povolený přerušovací systém.

Vyvolání přerušení – instrukcí LCALL adresa přerušení nebo přečtením adresy. Dojde k uložení návratové adresy, přenesení adresy přerušení do PC, zakázání přerušovacího systému, případně uložení některých registrů).

Zpracováním přerušení nesmí být ovlivněny hodnoty registrů a příznaků před přechodem do přerušení.

NVIC (Nested Vectored Interrupt Controller)

NVIC je hardwarový řadič přerušení integrovaný v Cortex-M jádře:

Vlastnosti:

- **Nested** – přerušení mohou přerušovat jiná přerušení
- **Vectored** – každé přerušení má svůj handler v tabulce vektorů
- **Prioritní** – 0-255 úrovní priority (u STM32F4: 16 úrovní, 4 bity)
- **Deterministický** – fixní latence (12 cyklů na Cortex-M4)
- **Tail-chaining** – rychlé přepínání mezi ISR (6 cyklů)
- **Late-arriving** – optimalizace pro vyšší prioritu během entry

Komponenty:

- **NVIC registers** – Enable, Pending, Priority, Active
- **SCB registers** – System Control Block (ICSR, AIRCR, ...) - viz sekce CPU
- **Vector table** – tabulka ukazatelů na handlers

Maskovatelné vs. Nemaskovatelné přerušení

Maskovatelné přerušení (Maskable Interrupt):

- Lze **povolit/zakázat** pomocí NVIC (ISER/ICER registry)
- Lze **blokovat globálně** pomocí **CPSID** i (disable IRQ)
- Lze nastavit **prioritu** (0-15 na STM32F4)
- **Většina přerušení** patří do této kategorie

```
1 // Zakázat EXTI0
2 NVIC_DisableIRQ(EXTI0_IRQn);
3
4 // Zakázat všechna IRQ (CPSID i)
5 __disable_irq();
```

Nemaskovatelné přerušení (NMI):

- **Nelze zakázat** - vždy aktivní
- **Druhá nejvyšší priorita** (po Reset)
- Použití: **kritické události** (watchdog, power failure, safety)

```
1 void NMI_Handler(void) {
2     // Kritická obsluha -nelze vypnout!
3 }
```

NVIC Registry

Hlavní registry (32-bit pro každých 32 přerušení):

```
1 #define NVIC_BASE 0xE000E100UL
2
3 typedef struct {
4     volatile uint32_t ISER[8]; // Interrupt Set Enable (0xE000E100)
5     uint32_t RESERVED0[24];
6     volatile uint32_t ICER[8]; // Interrupt Clear Enable (0xE000E180)
7     uint32_t RESERVED1[24];
8     volatile uint32_t ISPR[8]; // Interrupt Set Pending (0xE000E200)
9     uint32_t RESERVED2[24];
10    volatile uint32_t ICPR[8]; // Interrupt Clear Pending (0xE000E280)
11    uint32_t RESERVED3[24];
12    volatile uint32_t IABR[8]; // Interrupt Active Bit (0xE000E300, R0)
13    uint32_t RESERVED4[56];
14    volatile uint8_t IP[240]; // Interrupt Priority (0xE000E400)
15    uint32_t RESERVED5[644];
16    volatile uint32_t STIR; // Software Trigger Interrupt (0xE000EF00)
17 } NVIC_Type;
18
19 #define NVIC ((NVIC_Type*)NVIC_BASE)
```

NVIC Priority levels

STM32F4 má 4-bitové priority → 16 úrovní (0-15):

- **0** = nejvyšší priorita
- **15** = nejnižší priorita

Priority grouping (PRIGROUP):

Dělí 4 bity na **preempt** priority a **sub** priority:

PRIGROUP	Preempt bits	Sub bits	Preempt levels	Sub levels
0	0	4	1	16
1	1	3	2	8
2	2	2	4	4
3	3	1	8	2
4	4	0	16	1

Preempt priority:

- Určuje, zda přerušeni může přerušit jiné.

Sub priority:

- Určuje pořadí, když více přerušeni čeká.

Nastavení priority grouping

```
1 // AIRCR: Application Interrupt and Reset Control Register
2 #define SCB_AICR (*(volatile uint32_t*)0xE000ED0C)
3
4 void NVIC_SetPriorityGrouping(uint32_t group) {
5     uint32_t reg = SCB_AICR;
6     reg &= ~(0xFFFF0000 | (7 << 8)); // Clear key and PRIGROUP
7     reg |= (0x05FA << 16) |          // VECTKEY
8           ((group & 7) << 8);      // PRIGROUP
9     SCB_AICR = reg;
10 }
11
12 // Příklad: 4 preempt levels, 4 sub levels
13 NVIC_SetPriorityGrouping(2);
```

CMSIS funkce:

```
1 NVIC_SetPriorityGrouping(NVIC_PRIORITYGROUP_2);
```

Povolení/zakázání přerušeni

Enable interrupt:

```
1 // Pomoci CMSIS
2 NVIC_EnableIRQ(USART1_IRQn); // IRQn = 37 pro STM32F4
3 // Primo do registru
4 NVIC->ISER[37 / 32] = (1 << (37 % 32));
```

Disable interrupt:

```
1 NVIC_DisableIRQ(USART1_IRQn);
2 // Primo
3 NVIC->ICER[37 / 32] = (1 << (37 % 32));
```

Set priority:

```
1 NVIC_SetPriority(USART1_IRQn, 5); // Priority 5 (0-15)
2 // Primo (STM32 pouziva horni 4 bity)
3 NVIC->IP[37] = (5 << 4);
```

Interrupt Service Routine (ISR)

Definice handleru:

```
1 void USART1_IRQHandler(void) {
2     // 1. Zjistit zdroj preruseni
3     if (USART1->SR & USART_SR_RXNE) {
4         // Prijat byte
5         uint8_t data = USART1->DR; // Cteni vymaze flag
6         handle_rx(data);
7     }
8
9     if (USART1->SR & USART_SR_TXE) {
10        // Transmit buffer empty
11        if (tx_buffer_available()) {
12            USART1->DR = get_next_byte();
13        } else {
14            USART1->CR1 &= ~USART_CR1_TXEIE; // Disable TX interrupt
15        }
16    }
17
18    // Poznamka: Vetsina flagu se maze automaticky (ctenim DR)
19    // nebo explicitne (SCB->ICSR)
20 }
```

Kontext switch při přerušení

```
1 Higher addresses
2 +-----+
3 |   xPSR   | ← Program Status Register
4 +-----+
5 |   PC     | ← Return address
6 +-----+
7 |   LR     | ← Link Register (pre-IRQ value)
8 +-----+
9 |   R12    |
10 +-----+
11 |   R3     |
12 +-----+
13 |   R2     |
14 +-----+
15 |   R1     |
16 +-----+
17 |   R0     | ← SP after stacking
18 +-----+
19 Lower addresses
```

Celkem: 8 registrů × 4 bajty = 32 bajtů

Pokud FPU: Navíc S0-S15, FPSCR (68 bajtů celkem)

Latence přerušení (Interrupt Latency)

Cortex-M4 (bez FPU):

12 cyklů - minimální latence od signálu IRQ po první instrukci ISR

Breakdown:

- 1 **cyklus** - detekce přerušení
- 1 **cyklus** - vector fetch (načtení adresy z tabulky)
- 8 **cyklů** - stacking (R0-R3, R12, LR, PC, xPSR)
- 2 **cykly** - pipeline flush a fetch první instrukce ISR

10 cyklů na návrat z ISR (context pop)

S FPU (lazy stacking):

- **12 cyklů** (FPU kontext se odkládá jen pokud ISR používá FPU)
- **+17 cyklů** při prvním FPU přístupu v ISR

Tail-chaining (zřetězení obsluhy)

Pokud další přerušení čeká ve frontě (Pending) během běhu ISR:

- **Přeskočí** context push/pop mezi ISR
- Pouze **6 cyklů** na přechod mezi handlers
- Výrazná **úspora času** při vysoké frekvenci přerušení




Figure 9: Zřetězení obsluhy přerušení

Praktický dopad: DMA dokončení + UART RX ve stejný okamžik → rychlé přepnutí

Late-arrival optimalizace

Pokud přerušení s vyšší prioritou přijde **během vstupu** do nižší:

- NVIC **zruší** vstup do nižší priority
- Okamžitě **vstoupí** do vyšší priority ISR

- Ušetří ~12 cyklů (nevejde do nesprávné ISR)




Figure 10: Late arrival optimalizace

Preempce (Přednostní přerušení)

Preempce = vyšší priorita může přerušit obsluhu nižší priority

Pravidla:

1. **Vyšší priorita** (nižší číslo) může přerušit běžící ISR
2. **Stejná nebo nižší** priorita musí čekat (Pending stav)
3. **Sub-priorita** určuje pořadí při stejné Preempt prioritě

Vnořená přerušení: hloubka vnoření teoreticky neomezená (prakticky omezena stackem)

Příklad (PRIGROUP=2):

```

1 NVIC_SetPriority(TIM2_IRQn, (2<<4)|1); // P=2, S=1
2 NVIC_SetPriority(USART1_IRQn, (1<<4)|3); // P=1, S=3
3
4 // TIM2 bezi →USART1 přijde →PREEMPTS (1 < 2)

```

Kritické sekce - zakázání přerušení

Globální disable:

```

1 // CMSIS
2 __disable_irq(); // CPSID i (set PRIMASK)
3 // kriticka operace
4 __enable_irq(); // CPSIE i (clear PRIMASK)

```




Figure 11: Přednostní přerušeni

Disable s prioritním prahem (BASEPRI):

```
1 // Zakaze preruseni s prioritou >= 5 (nizsi dulezitost)
2 __set_BASEPRI(5 << 4); // Horni 4 bity
3 // kriticka operace
4 __set_BASEPRI(0); // Enable all
```

Použití:

- **PRIMASK:** Rychlé, ale blokuje vše (včetně HardFault!)
- **BASEPRI:** Selektivní, lze povolit high-priority interrupts

SysTick timer

SysTick je 24-bitový down-counter integrovaný v Cortex-M:

Použití: delay funkce, timeouts, RTOS tick (typicky 1 ms)

Konfigurace:

```
1 void SysTick_Config(uint32_t ticks) {
2
3     SysTick->LOAD = ticks - 1; // Reload value
4     SysTick->VAL = 0;          // Clear current value
5     SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk | // Core clock
6                   SysTick_CTRL_TICKINT_Msk | // Enable interrupt
7                   SysTick_CTRL_ENABLE_Msk; // Enable counter
8
9     NVIC_SetPriority(SysTick_IRQn, 15); // Lowest priority
10 }
11
12 // 1 ms tick @ 168 MHz
13 SysTick_Config(168000000 / 1000);
```

SysTick handler

```
1 volatile uint32_t system_ticks = 0;
2
3 void SysTick_Handler(void) {
4     system_ticks++;
5
6     // Pro FreeRTOS:
7     // xPortSysTickHandler();
8 }
9
10 void delay_ms(uint32_t ms) {
11     uint32_t start = system_ticks;
12     while ((system_ticks - start) < ms) {
13         __WFI(); // Wait for interrupt (sleep)
14     }
15 }
16
17 uint32_t millis(void) {
18     return system_ticks;
19 }
```

Praktický příklad: UART RX s circular buffer

```
1 #define RX_BUFFER_SIZE 256
2 volatile uint8_t rx_buffer[RX_BUFFER_SIZE];
3 volatile uint16_t rx_head = 0;
4 volatile uint16_t rx_tail = 0;
5
6 void USART1_Init(void) {
7     // ... GPIO, clock config
8
9     USART1->CR1 = USART_CR1_UE | // USART enable
10        USART_CR1_RE | // Receiver enable
11        USART_CR1_RXNEIE; // RX interrupt enable
12
13     NVIC_SetPriority(USART1_IRQn, 3);
14     NVIC_EnableIRQ(USART1_IRQn);
15 }
16
17 void USART1_IRQHandler(void) {
18     if (USART1->SR & USART_SR_RXNE) {
19         uint8_t data = USART1->DR;
20
21         uint16_t next = (rx_head + 1) % RX_BUFFER_SIZE;
22         if (next != rx_tail) { // Buffer not full
23             rx_buffer[rx_head] = data;
24             rx_head = next;
25         }
26         // else: overflow, discard
27     }
28 }
```

Optimalizace latence přerušování

1. Minimalizace délky trvání ISR

```
1 // Spatne - dlouha ISR
2 void TIM2_IRQHandler(void) {
3     TIM2->SR &= ~TIM_SR_UIF;
4     process_sensor_data(); // 100+ µs!
5 }
6
7 // Dobre - rychla signalizace (nebo pouzit frontu)
8 volatile bool sensor_ready = false;
9
10 void TIM2_IRQHandler(void) {
11     TIM2->SR &= ~TIM_SR_UIF;
12     sensor_ready = true; // 1-2 cykly
13 }
14
15 void main_loop(void) {
16     while (1) {
17         if (sensor_ready) {
18             sensor_ready = false;
19             process_sensor_data();
20         }
21     }
22 }
```

2. Použití inline funkcí

```
1 static inline void handle_uart_rx(uint8_t data) __attribute__((always_inline));
2
3 void USART1_IRQHandler(void) {
4     if (USART1->SR & USART_SR_RXNE) {
5         handle_uart_rx(USART1->DR); // Inline → zadný call overhead
6     }
7 }
```

3. Vynechat operace v plovoucí řádové čárce

```
1 // Spatne
2 void ADC_IRQHandler(void) {
3     float voltage = ADC1->DR * 3.3f / 4096.0f; // Pomale!
4 }
5
6 // Dobre
7 void ADC_IRQHandler(void) {
8     uint16_t raw = ADC1->DR;
9     // Konverze v main loop nebo pouzit fixed-point
10 }
```

ICSR (Interrupt Control and State Register)

ICSR (0xE000ED04) poskytuje informace o stavu výjimek a umožňuje softwarovou kontrolu:

```
1 #define SCB_ICSR (*(volatile uint32_t*)0xE000ED04)
2
3 // Bits [8:0] - VECTACTIVE: Aktualne aktivni exception number
4 // Bits [21:12] - VECTPENDING: Nejvyssi pending exception number
5 // Bit [22] - ISR_PENDING: Indikuje pending interrupt (bez NMI/Faults)
6 // Bit [23] - ISRPREEMPT: Pending exception preempts current
7 // Bit [25] - PENDSTCLR: Clear SysTick pending (write 1)
8 // Bit [26] - PENDSTSET: Set SysTick pending (write 1)
9 // Bit [27] - PENDSVCLR: Clear PendSV pending (write 1)
10 // Bit [28] - PENDSVSET: Set PendSV pending (write 1)
11 // Bit [31] - NMIPENDSET: Set NMI pending (write 1)
```

ICSR - Praktické příklady

Zjištění aktuálního IRQ:

```
1 uint32_t icsr = SCB->ICSR;
2 uint32_t active = icsr & 0x1FF;
3
4 if (active == 0) {
5     printf("Thread mode\n");
6 } else if (active < 16) {
7     printf("System exception: %lu\n", active);
8 } else {
9     printf("External IRQ: %lu\n", active - 16);
10 }
```

Kontrola pending interrupt:

```
1 bool has_pending_interrupt(void) {
2     return (SCB->ICSR & SCB_ICSR_ISRPENDING_Msk) != 0;
3 }
```

ITM (Instrumentation Trace Macrocell)

ITM umožňuje non-intrusive debug output přes SWO (Serial Wire Output):

Výhody:

- **Bez UART** - nevyžaduje extra pin, jde přes debug interface
- **Rychlé** - minimální overhead (několik cyklů)
- **Printf-style** - lze použít pro trace, timing, events
- **32 portů** - oddělené kanály pro různé subsystémy

Konfigurace (nutné pro ITM):

```
1 // 1. Enable TRCENA (Trace enable) v DWT
2 CoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;
3 // 2. Unlock ITM
4 ITM->LAR = 0xC5ACCE55;
5 // 3. Enable ITM, set ATBID
6 ITM->TCR = (1 << ITM_TCR_ITMENA_Pos) | // Enable ITM
7           (1 << ITM_TCR_SYNCENA_Pos); // Enable sync packets
8 // 4. Enable stimulus port 0
9 ITM->TER = 1; // Enable port 0
```

ITM - Praktické použití

Printf přes ITM:

```
1 void ITM_SendChar(char ch) {
2     // Wait until ready
3     while (!(ITM->PORT[0].u32 & 1));
4     ITM->PORT[0].u8 = ch;
5 }
6
7 int _write(int file, char *ptr, int len) {
8     for (int i = 0; i < len; i++) {
9         ITM_SendChar(ptr[i]);
10    }
11    return len;
12 }
13
14 // Nyni printf() jde pres SWO
15 printf("IRQ latency: %lu cycles\n", cycles);
```

Trace vstupu/výstupu z ISR:

```
1 void EXTI0_IRQHandler(void) {
2     // Entry marker (port 1)
3     ITM->PORT[1].u32 = 1;
4 }
```

```

5 // Obsluha...
6
7 // Exit marker
8 ITM->PORT[1].u32 = 0;
9 }

```

ITM - Měření latence ISR pomocí DWT

```

1 volatile uint32_t isr_entry_time;
2 volatile uint32_t isr_duration;
3
4 void EXTI0_IRQHandler(void) {
5     uint32_t entry = DWT->CYCCNT; // Read cycle counter
6
7     EXTI->PR = (1 << 0);
8     handle_button_press();
9
10    uint32_t exit = DWT->CYCCNT;
11    isr_duration = exit - entry;
12
13    ITM->PORT[2].u32 = isr_duration; // Output pres ITM
14 }
15
16 // DWT cycle counter konfigurace:
17 CoreDebug->DEMCR |= CoreDebug_DEMCR_TRCENA_Msk;
18 DWT->CTRL |= DWT_CTRL_CYCCNTENA_Msk; // Enable counter
19
20 // V OpenOCD/GDB:
21 // monitor tpiu config internal - uart off 168000000
22 // monitor itm port 0 on

```

4. GPIO a přerušování (EXTI)

Vlastnosti GPIO na STM32F4

Základní parametry:

- **16 pinů na port** (PA0-PA15, PB0-PB15, ...), **až 9 portů** (GPIOA-GPIOI) = 144 pinů
- **4 režimy:** Input, Output, Alternate Function, Analog
- **Programovatelná rychlost:** Low (8 MHz), Medium (50 MHz), High (100 MHz), Very High (180 MHz)
- **Pull-up/pull-down** rezistory (typicky 40 kΩ)

Elektrické parametry:

- **Napěťové úrovně** (při VDD = 3.3V):
 - VIL (Input Low): max 0.99V (0.3×VDD)
 - VIH (Input High): min 2.31V (0.7×VDD)
 - VOL (Output Low): max 0.4V @ 8mA
 - VOH (Output High): min VDD - 0.4V @ 8mA

Proudové limity:

- **Max proud per pin:** 25mA (Very High speed)
- **Max součet proudů všech GPIO:** 120mA
- **Typické použití:** 2-8mA (Low/Medium speed)
- **Pull-up/pull-down:** ~80μA @ 3.3V (R ≈ 40kΩ)

Další vlastnosti GPIO

5V tolerantní piny (FT):

- Mohou snést **5V na vstupu** i když MCU běží na 3.3V
- Užitečné pro komunikaci s 5V logikou (Arduino, staré periferie)
- **Pouze některé piny jsou FT** (viz datasheet, značeno "FT")
- **Pozor:** Výstup je stále 3.3V (není 5V output!)

Ochranné obvody:

- **ESD ochrana** (Human Body Model: 2kV)
- **Vstupní diody** k VDD a GND (clamping)
- **Schmitt trigger** na vstupech (hystereze proti šumu)

Clock enable:

- GPIO vyžaduje **zapnutí hodin** přes RCC (AHB1ENR)
- **Po resetu jsou hodiny vypnuté** → GPIO nefunguje!




Figure 12: Blokové schéma GPIO procesorů STM32

Blokové schéma GPIO periferie

GPIO Registry (CMSIS struktura)

```

1  typedef struct {
2      volatile uint32_t MODER; // Mode register (offset 0x00)
3      volatile uint32_t OTYPER; // Output type (offset 0x04)
4      volatile uint32_t OSPEEDR; // Output speed (offset 0x08)
5      volatile uint32_t PUPDR; // Pull-up/pull-down (offset 0x0C)
6      volatile uint32_t IDR; // Input data (R0) (offset 0x10)
7      volatile uint32_t ODR; // Output data (offset 0x14)
8      volatile uint32_t BSRR; // Bit set/reset (W0) (offset 0x18)
9      volatile uint32_t LCKR; // Configuration lock (offset 0x1C)
10     volatile uint32_t AFR[2]; // Alternate function (offset 0x20-0x24)
11 } GPIO_TypeDef;
12
13 // Bazove adresy (AHB1 bus, 0x400 offset mezi porty)
14 #define GPIOA_BASE 0x40020000UL
15 #define GPIOB_BASE 0x40020400UL
16 #define GPIOC_BASE 0x40020800UL
17 // ...
18 #define GPIOA ((GPIO_TypeDef*)GPIOA_BASE)

```

MODER (Mode Register) - režimy pinu

Každý pin má **2 bity** v MODER (celkem 32 bitů pro 16 pinů):

MODER[2i+1:2i]	Režim	Popis
00	Input	Výchozí po resetu, high impedance
01	Output	Push-pull nebo open-drain
10	Alternate	Funkce periferie (UART, SPI, ...)

MODER[2i+1:2i]	Režim	Popis
11	Analog	Připojeno na ADC/DAC, digitální část vypnuta

```

1 // PA5 jako Output
2 GPIOA->MODER &= ~(0x3 << (5 * 2)); // Clear bits [11:10]
3 GPIOA->MODER |= (0x1 << (5 * 2)); // Set to 01 (Output)
4
5 // PA9 jako Alternate Function (USART1_TX)
6 GPIOA->MODER &= ~(0x3 << (9 * 2));
7 GPIOA->MODER |= (0x2 << (9 * 2)); // Set to 10 (AF)

```

OTYPER (Output Type Register)

Určuje typ výstupu (1 bit na pin):

OTYPER[i]	Typ	Zapojení	Použití
0	Push-Pull	Active high + low	LED, CMOS logic
1	Open-Drain	Pouze pull-down	I2C, 5V tolerantní

```

1 // PA5 Push-Pull
2 GPIOA->OTYPER &= ~(1 << 5); // 0 = Push-Pull
3
4 // PB6 Open-Drain (pro I2C SCL)
5 GPIOB->OTYPER |= (1 << 6); // 1 = Open-Drain

```

OSPEEDR (Output Speed Register)

Rychlost slew rate (2 bity na pin):

OSPEEDR[2i+1:2i]	Rychlost	f_max	I_max	Použití
00	Low	8 MHz	2 mA	GPIO obecné
01	Medium	50 MHz	8 mA	SPI, I2C
10	High	100 MHz	25 mA	SDIO, Ethernet
11	Very High	180 MHz	25 mA	High-speed interfaces

Vyšší rychlost = vyšší spotřeba + více EMI (elektromagnetické rušení)

```

1 // PA5 Medium speed (pro LED - staci)
2 GPIOA->OSPEEDR &= ~(0x3 << (5 * 2));
3 GPIOA->OSPEEDR |= (0x1 << (5 * 2)); // 01 = Medium
4
5 // PA12 Very High (pro USB_DP)
6 GPIOA->OSPEEDR |= (0x3 << (12 * 2)); // 11 = Very High

```

PUPDR (Pull-Up/Pull-Down Register)

Interní rezistory (2 bity na pin, typicky 40 kΩ):

PUPDR[2i+1:2i]	Konfigurace	Použití
00	No pull-up/down	Floating (default)
01	Pull-up	Tlačítko active-low, I2C (+ ext)
10	Pull-down	Tlačítko active-high
11	Reserved	Nepoužívat

```

1 // PA0 s pull-down (tlacitko na VDD)
2 GPIOA->PUPDR &= ~(0x3 << (0 * 2));
3 GPIOA->PUPDR |= (0x2 << (0 * 2)); // 10 = Pull-down
4
5 // PA13 s pull-up (SWDIO debug)
6 GPIOA->PUPDR &= ~(0x3 << (13 * 2));
7 GPIOA->PUPDR |= (0x1 << (13 * 2)); // 01 = Pull-up

```

IDR a ODR (Input/Output Data Registers)

IDR (Input Data Register) - read-only:

```

1 // Cteni stavu pinu PA0
2 if (GPIOA->IDR & (1 << 0)) {
3     // Pin je HIGH
4 }
5
6 // Cteni celeho portu (16 bitu)
7 uint16_t port_state = GPIOA->IDR & 0xFFFF;

```

ODR (Output Data Register) - read/write:

```

1 // Nastavit PA5 na HIGH
2 GPIOA->ODR |= (1 << 5);
3
4 // Nastavit PA5 na LOW
5 GPIOA->ODR &= ~(1 << 5);
6
7 // Toggle PA5 (POZOR: neni atomicke!)
8 GPIOA->ODR ^= (1 << 5);

```

Problém s ODR: Read-Modify-Write → race condition s ISR/DMA

BSRR (Bit Set/Reset Register) - atomické operace

BSRR je 32-bitový write-only registr:

- **Bity [15:0]** → Set (nastaví pin na 1)
- **Bity [31:16]** → Reset (nastaví pin na 0)

```

1 // Set PA5 (atomicky)
2 GPIOA->BSRR = (1 << 5);
3
4 // Reset PA5 (atomicky)
5 GPIOA->BSRR = (1 << (5 + 16));

```

Výhoda oproti ODR:

- **Hardwarově atomické** – žádné race conditions, **rychlejší, bezpečné v ISR**




Figure 13: Časový průběh čtení a nastavení bitů GPIO

AFR (Alternate Function Register)

Pro připojení pinu k periférii (UART, SPI, TIM, ...):

- **AFR[0]** (AFRL) → piny 0-7 (4 bity na pin)
- **AFR[1]** (AFRH) → piny 8-15 (4 bity na pin)

AF číslo	Funkce (příklad PA9/PA10)
AF0	System (SWDIO, SWD)
AF1	TIM1, TIM2
AF4	I2C1, I2C2, I2C3
AF5	SPI1, SPI2
AF7	USART1, USART2, USART3
AF10	USB OTG FS
AF12	SDIO

```

1 // PA9 jako USART1_TX (AF7)
2
3 // Alternate function
4 GPIOA->MODER |= (0x2 << (9 * 2));
5
6 // Clear AF bits
7 GPIOA->AFR[1] &= ~(0xF << ((9-8)*4));
8
9 // AF7 = USART1
10 GPIOA->AFR[1] |= (0x7 << ((9-8)*4));

```

Kompletní příklad: Inicializace LED

```

1 void init_led_pa5(void) {
2     // 1. Zapnout hodiny pro GPIOA (RCC - AHB1)
3     RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN; // Bit 0
4
5     // 2. Mode: Output
6     GPIOA->MODER &= ~(0x3 << (5 * 2)); // Clear
7     GPIOA->MODER |= (0x1 << (5 * 2)); // Output (01)
8
9     // 3. Type: Push-Pull
10    GPIOA->OTYPER &= ~(1 << 5); // Push-Pull (0)
11
12    // 4. Speed: Medium (dostatecne pro LED)
13    GPIOA->OSPEEDR &= ~(0x3 << (5 * 2));

```

```

14  GPIOA->OSPEEDR |= (0x1 << (5 * 2)); // Medium (01)
15
16  // 5. Pull: No pull-up/down (LED ma vlastní rezistor)
17  GPIOA->PUPDR &= ~(0x3 << (5 * 2)); // No pull (00)
18
19  // 6. Vychodi stav: LOW
20  GPIOA->BSRR = (1 << (5 + 16)); // Reset bit
21 }
22
23 void led_on(void) { GPIOA->BSRR = (1 << 5); }
24 void led_off(void) { GPIOA->BSRR = (1 << (5 + 16)); }

```

GPIO přerušení (EXTI)

GPIO piny mohou generovat **externí přerušení** pomocí **EXTI** (External Interrupt/Event Controller):

Princip:

- **16 EXTI linií** (EXTI0-EXTI15) pro GPIO piny
- Každá linie může být připojena k jednomu pinu z různých portů
 - EXTI0 → PA0, PB0, PC0, ... (vybere se jeden)
 - EXTI1 → PA1, PB1, PC1, ... (vybere se jeden)
 - atd.

Konfigurace:

1. **SYSCFG_EXTICR** - výběr portu pro EXTI linii
2. **EXTI_IMR** - povolení přerušení (Interrupt Mask Register)
3. **EXTI_RTSR/FTSR** - trigger na rising/falling edge
4. **NVIC** - povolení IRQ handleru

EXTI mapování na NVIC

EXTI linie jsou mapovány na **IRQ čísla** v NVIC:

EXTI linie	IRQ Handler	IRQn	Popis
EXTI0	EXTI0_IRQHandler	6	Pin x0 (PA0, PB0, ...)
EXTI1	EXTI1_IRQHandler	7	Pin x1 (PA1, PB1, ...)
EXTI2	EXTI2_IRQHandler	8	Pin x2
EXTI3	EXTI3_IRQHandler	9	Pin x3
EXTI4	EXTI4_IRQHandler	10	Pin x4
EXTI5-9	EXTI9_5_IRQHandler	23	Piny x5-x9 (sdílený)
EXTI10-15	EXTI15_10_IRQHandler	40	Piny x10-x15 (sdílený)

Vektor tabulka obsahuje adresy těchto handlerů → při přerušení CPU automaticky skočí na správný handler.




Figure 14: Blokové schéma systému externího přerušení EXTI

Propojení: NVIC → Vektor tabulka → ISR

```

1 GPIO Pin PA0 stisknut↓
2
3 EXTI0 detekuje rising edge↓
4
5 EXTI0 nastaví pending flag v NVIC↓
6
7 NVIC najde IRQ číslo: 6↓
8
9 NVIC řčpete vektor na adrese: VTOR + (6+16) * 4 = 0x0000_0058↓
10
11 Najde pointer: EXTI0_IRQHandler↓
12
13 CPU čskoí na adresu EXTI0_IRQHandler funkce↓
14
15 Vykona se švá kód:
16 void EXTI0_IRQHandler(void) {
17     if (EXTI->PR & (1<<0)) {
18         EXTI->PR = (1<<0); // Clear flag
19         toggle_led();
20     }
21 }

```

IRQ číslo z NVIC → index do tabulky → adresa ISR

EXTI Registry (STM32F4)

```

1 typedef struct {
2     volatile uint32_t IMR; // Interrupt Mask Register
3     volatile uint32_t EMR; // Event Mask Register
4     volatile uint32_t RTSR; // Rising Trigger Selection
5     volatile uint32_t FTSR; // Falling Trigger Selection
6     volatile uint32_t SWIER; // Software Interrupt Event Register
7     volatile uint32_t PR; // Pending Register
8 } EXTI_TypeDef;
9
10 #define EXTI ((EXTI_TypeDef*)0x40013C00)

```

Vlastnosti:

- **20 edge detektorů** (EXTI0-15 pro GPIO, 16-19 pro PVD, RTC, USB, atd.)
- **Nezávislý trigger** pro každou linii (rising, falling, obojí)
- **Individuální maskování** (IMR - lze zakázat jednotlivé linie)
- **Pending bit** pro každou linii (PR - indikuje čekající přerušení)
- **Software trigger** (SWIER - lze vyvolat přerušení softwarově)

EXTI Software Trigger

EXTI umožňuje **softwarově vyvolat přerušení** bez fyzického GPIO signálu:

```

1 // Vyvolat EXTI0 preruseni softwarove
2 EXTI->SWIER |= (1 << 0); // Set software interrupt bit
3
4 // Hardware automaticky:
5 // 1. Nastavi EXTI->PR bit 0 (pending)
6 // 2. Vyvola EXTI0_IRQHandler (pokud je povoleno v IMR a NVIC)
7
8 // V ISR musite smazat pending flag normalne:
9 void EXTI0_IRQHandler(void) {
10     if (EXTI->PR & (1 << 0)) {
11         EXTI->PR = (1 << 0); // Clear pending
12         // Obsluha...
13     }
14 }

```

Použití: Testování ISR, simulace událostí, RTOS signalizace

Příklad: Tlačítko na PA0 s přerušením

```

1 void init_button_interrupt(void) {
2     // 1. Zapnout hodiny
3     RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN;
4     RCC->APB2ENR |= RCC_APB2ENR_SYSCFGEN;
5
6     // 2. Konfigurace PA0 jako input s pull-down
7     GPIOA->MODER &= ~(0x3 << 0); // Input mode
8     GPIOA->PUPDR &= ~(0x3 << 0);
9     GPIOA->PUPDR |= (0x2 << 0); // Pull-down
10
11     // 3. EXTI0 pripojit na port A (PA0)
12     SYSCFG->EXTICR[0] &= ~0xF; // Clear EXTI0
13     SYSCFG->EXTICR[0] |= 0x0; // 0 = Port A

```

```

14
15 // 4. Povolit EXTI0, trigger na rising edge
16 EXTI->IMR |= (1 << 0); // Unmask EXTI0
17 EXTI->RTSR |= (1 << 0); // Rising edge
18 EXTI->FTSR &= ~(1 << 0); // No falling edge
19
20 // 5. Povolit EXTI0 v NVIC
21 NVIC_SetPriority(EXTI0_IRQn, 5);
22 NVIC_EnableIRQ(EXTI0_IRQn);
23 }

```

```

1 void EXTI0_IRQHandler(void) {
2     // Zkontrolovat pending flag
3     if (EXTI->PR & (1 << 0)) {
4         // Vymazat flag zapisem 1
5         EXTI->PR = (1 << 0);
6
7         // Obsluha tlacitka
8         toggle_led();
9     }
10 }

```

Příklad: Tlačítko s debouncing

Problém: Mechanické tlačítko generuje **zákmity** (bounce) při stisku/uvolnění → několik přerušení místo jednoho.

Řešení: Software debouncing pomocí časovače.

```

1 #define DEBOUNCE_TIME_MS 50
2
3 volatile uint32_t last_interrupt_time = 0;
4
5 void init_button_with_debounce(void) {
6     // GPIO + EXTI konfigurace (jako predchozi slide)
7     init_button_interrupt();
8
9     // SysTick pro casovani (1ms tick)
10    SysTick_Config(SystemCoreClock / 1000);
11 }
12
13 volatile uint32_t millis = 0;
14
15 void SysTick_Handler(void) {
16     millis++;
17 }

```

```

1 void EXTI0_IRQHandler(void) {
2     if (EXTI->PR & (1 << 0)) {
3         EXTI->PR = (1 << 0); // Clear flag
4
5         uint32_t current_time = millis;
6
7         // Ignorovat interrupt pokud je prilis brzy
8         if ((current_time - last_interrupt_time)
9             > DEBOUNCE_TIME_MS) {
10
11             last_interrupt_time = current_time;

```

```
12
13     // Zpracovani tlacitka
14     handle_button_press();
15 }
16 }
17 }
18
19 void handle_button_press(void) {
20     static uint8_t led_state = 0;
21     led_state = !led_state;
22
23     if (led_state) {
24         GPIOA->BSRR = (1 << 5); // LED ON
25     } else {
26         GPIOA->BSRR = (1 << (5+16)); // LED OFF
27     }
28 }
```