

Číslicový obvod můžeme realizovat:

- ❖ Klasickou logikou MSI a LSI – na ústupu
- ❖ PLD - (CPLD, LCA, FPGA)
- ❖ Procesory
 - Jednočipovými
 - Signálovými
 - VLIW

Volbu ovlivňuje:

♣ Složitost řešení

♣ Spotřeba

♣ Rychlosti odezvy

♣ Ceně

K návrhu procesorové jednotky potřebujeme tyto znalosti:

- ❖ Základy LKO a LSO (DIT)
- ❖ Jazyk C a Assembler (Programování, MAM)
- ❖ Základy mikroprocesorové techniky (MAM)
- ❖ Architekturu daného procesoru (MAM)

➤ Dekadická → Binární

Zadávaní čísel do číslicového systému – metoda postupného odečítání mocnin, postupného dělení a násobení základem. **Záleží na dostupnosti a rychlosti potřebných operací.**

➤ Binární → Dekadická

Převod zpracovaných hodnot na displej – metoda postupného odečítání mocnin, postupného dělení a násobení základem, sprintf, Dekadická korekce nebo předkorekce.

PDF – Převod binárně dekadický (8051, AVR, ARM)

➤ Dekadická → Zobrazení

BCD → 7 Seg, BCD → 15 Seg, BCD → ASCII, HEX → ASCII.

➤ Binární → Hexadecimální

Komprimace binárního vyjádření (výpis obsahů pamětí), vkládání bitově orientovaných čísel do jazyka C

VÝVOJOVÉ PROSTŘEDÍ QUARTUS II

- ❖ Vytvoření projektu (File – New Project Wizard) – Next – Working directory – Name project – Next – Device – Next – Finish
- ❖ Nakreslení schéma (File – New – Block Diagram/Schematic File)
- ❖ Hradla (Primitives – Logic) a obvody TTL (Others – Maxplus2)
- ❖ Vstupy (Primitives – Inputs), Výstupy (Primitives – Output)
- ❖ Překlad, přiřazení vývodů (Pin Planer), Simulace
- ❖ Kreslení složitějších schémat, kombinace typů souborů - AHDL, schéma, VHDL, použití TTL obvodů.
- ❖ Vytvořené schéma má příponu gdt.
- ❖ Zápis v HDL jazyce (VHDL File)
- ❖ State machine file
- ❖ Univerzitní simulátor (Funkční, časová – pro FPGA není)

Literatura: Návod na použití programu Quartus.pdf

OBVODOVÁ REALIZACE PŘEVODNÍKU BCD→7SEG



- **Opakování návrhu LKO v systému Quartus II**
Převodník BCD→7seg budeme potřebovat v úloze FPGA3/3a
Zobrazení 3 místného nápisu na existenci signálu v FPGA2
- **Realizace výstupu pro segment a** převodníku s obvody NOR, které mají pouze dva vstupy.

		x_1	x_2	
x_3		0	1	0
x_4		1	0	0
		x	x	x
		0	0	x
		Segment - a		

Pro realizaci obvodu NOR vycházíme ze součinné formy

REALIZACE LOGICKÉHO KOMBINAČNÍHO OBVODU

V přednášce 2 jsou ukázány realizace LKO obvody navrženými pro tento účel i obvody předurčenými pro jiné použití.

- Karnaughova mapa
- Minimální součtová forma
 - Realizace dvoustupňovým obvodem
 - Realizace s obvodem se dvěma vstupy
- Minimální součinná forma
 - Realizace dvoustupňovým obvodem
 - Realizace s obvodem se dvěma vstupy
- Realizace AND-OR-INVERT – konstrukce PAL, GAL, CPLD
- Realizace Multiplexerem
- Realizace Read Mulerovou formou
- Realizace dekodérem
- Realizace pamětí ROM