====== FPGA02a - Dynamický displej ====== ^ Možný bodový zisk | 5b | ^ Vzorový soubor | **soubor** | ===== Zadání a kritéria ===== - Navrhněte obvodové řešení, kterým budete na čtyřmístném dynamickém displeji zobrazovat čísla od 0 do 9999 - Přepínání čísel volte s vhodnout periodou, aby čísla se zdála statická (alespoň 50 Hz na číslo) ===== Podklady ===== Před vypracováním úkolu je třeba se seznámit s následujícími podklady {{ :courses:b2m37mam:tutorials:dev_kits:de10-lite_user_manual.pdf |Manuál pro vývojový kit}} {{ :courses:b2m37mam:projekty:74hc_hct595.pdf |Sériovo-paralelní posuvný registr}} [[courses:b2m37mam:tutorials:dev_kits:funduino|Shield Funduino]] ===== Návod + blokové schéma ===== Jednotlivé návody na možná řešení tohoto úkolu najdete v podkladech u {{ :courses:b2m37mam:labs:mam_2022-cviceni_3.pdf |3. cvičení}} nebo můžete vycházet z následujícího schématu, který navazuje na předchozí domácí úkol. * Jedná se o BCD čítač, který na displeji zobrazí čísla 0000-9999 (můžete upravit řadič, aby potlačil nuly na začátku) * Pomocí přepínačů se volí rychlost čítání a zároveň se tím ovlivňuje i pozice desetinné tečky (pokud budete vycházet z tohoto diagramu, pro 10s a 1s desetinná tečka nebude zobrazena) * Převod BCD čísla na 7-mi segmentový displej řešte pomocí dekodéru * Řadič obsluhuje zobrazování na displeji následovně * Pomocí synchronizačního impuzu (vstup **Sync**) se posune zobrazeni digitu na další a začne proces zobrazení * Příslušný digit se vybere pomocí výstupů **D0-D3** a tím aktivuje výstup BCD čítače, který vygeneruje na výstupy **Q0-Q3** příslušnou kombinaci BCD čísla * Na výstupu dekodéru BCD na 7-mi segmentový displej dostaneme kombinaci pro zobrazení jednotlivých segmentů na displeji a které se následně zapíšou do posuvného registru pomocí signálu **Latch** * Vygenerováním 16-ti pulzů na výstupu **CLK** se vyšle obsah paralelně-sériového posuvného registru do displeje (zde sériovo-paralelní posuvný registr převede zpět na paralelní data) * Zápis na displej se provede pomocí pulzu na **Strobe** výstupu řadiče {{:courses:b2m37mam:homeworks:fpga02_blokove_schema.jpg|}}