====== FPGA01 - Syntéza čítače z jednoduchých paměťových členů ======
 
^ Možný bodový zisk | 2+1b |
^ Vzorový program | **{{ :courses:b2m37mam:homeworks:hw_fpga01.zip | HW_FPGA01}}** |
^ Template | **{{ :courses:b2m37mam:homeworks:hw_fpga01_template.zip | HW_FPGA01_Template}}** |


===== Zadání a kritéria =====

  * Syntetizujte synchronní 8-mi bitový čítač v hradlovém poli
  * Výstup čítače zobrazte na řadě LED
  * Tlačítkem KEY0 spustíte nebo zastavíte čítání
  * Tlačítkem KEY1 resetujete čítač
  * Čítač bude přičítat hodnotu každých 100 ms

==== Bonus =====

  * Přepínači volte předděličku čítače

==== Podklady ====

{{ :courses:b2m37mam:tutorials:dev_kits:de10-lite_user_manual.pdf |Manuál pro vývojový kit}}

==== Blokové schéma ====

Na následujícím obrázku je jedno z možných řešení jak dojít k výsledku tohoto úkolu

{{:courses:b2m37mam:homeworks:fpga01_blokove_schema.jpg?|}}