

ZÁKLADNÍ ROZDÍLY CORTEX M3, M4 PROTI 8051, AVR atd.

Nezávisle na programu v jazyce C nebo assembleru je potřeba před realizací vytvářeného programu:

- ❖ Vložit soubor s přiřazením adres symbolickým názvům registrů procesoru např. `system_STM32F4xx.c`
- ❖ Vložit soubor s popisem zdrojů přerušení, nastavením ukazatele zásobníku SP a zaváděcím programem se skokem na hlavní program `startup_STM32F4xx.s`
- ❖ **Naprogramovat konfigurační bity μ P – Boot, zdroj hodin, WD, JTAG**
- V programu MAIN je jako první potřeba:
 - ❖ Konfigurovat nastavení hodinového systému procesoru
 - ❖ Nastavit hodinový kmitočet pro sběrnice APB1 a APB2, ke kterým jsou připojeny Vámi používané periferie.
 - ❖ **Nakonfigurovat používané vstupně/výstupní vodiče 16 bitových bran GPIOA, GPIOB, až GPIOK, atd. podle možností procesoru.**
- **Nakonfigurovat ostatní používané periferie, povolit přerušovací systém, atd.**
- **Vytvářet požadovaný program**

Udělat pro procesor ARM ♣, ♠ a ♠ (všechno), AVR ♣, ♠ a ♠, 8051 jen ♠

KONFIGURACE PROCESORŮ AVR ATmega

The screenshot displays the CodeVisionAVR development environment. The main window shows a project named 'ATmega328PB_V2' with a source file 'ATmega328PB_V2.c' containing the following code:

```
1 //*****  
2 This program was created by the Code  
3
```

The 'CodeWizardAVR' window is open, showing the 'Ports Settings' table:


Port B	Port C	Port D	Port E
Bit 0 In		T	Bit 0
Bit 1 Out	0		Bit 1
Bit 2 In	P		Bit 2
Bit 3 Out	1		Bit 3
Bit 4 In	T		Bit 4
Bit 5 In	T		Bit 5
Bit 6 In	T		Bit 6
Bit 7 In	T		Bit 7

The 'CodeVisionAVR Chip Programmer - Atmel-ICE' window is also open, showing the following configuration:

- Chip: ATmega328PB
- SCK Freq.: 64000 Hz
- FLASH: Start: 0 h, End: 8F9 h, Checksum: 0x774A
- EEPROM: Start: 0 h, End: 3FF h, Checksum: 0xFC00
- Chip Programming Options:
 - FLASH Lock Bits: No Protection
 - Program Fuses: CKSEL0=0, CKSEL1=0, CKSEL2=0, CKSEL3=0, SUT0=0, SUT1=0, CKOUT=0, CKDIV8=0, BOOTRST=0, BOOTSZ0=0, BOOTSZ1=0, EESAVE=0, WDTON=0, DWEN=0, RSTDISBL=0, BODLEVEL0=0, BODLEVEL1=0, BODLEVEL2=0
 - Boot Lock Bit 0: B01=1 B02=1
 - Boot Lock Bit 1: B11=1 B12=1
- Check Signature: Check Erasure: Preserve EEPROM: Verify:

PROSTŘEDÍ CUBE MX

I když nebudete chtít využívat kostru programu generovanou tímto prostředím, vřele doporučuji jej využít při návrhu k rozmístění vstupů a výstupů po jednotlivých vývodech procesoru s indikací omezení, která z toho rozmístění vyplývají (výstražné vykřičníky nebo červeně označené ztráty periferie nebo signálu).



Konfigurační registry

- **GPIO_x_MODER** – funkce vývodu
- **GPIO_x_OTYPER** – typ vývodu
- **GPIO_x_OSPEEDR** – rychlost přeběhu
- **GPIO_x_PUPDR** – upínací odpory

Datové registry

- **GPIO_x_IDR** - vstupní brána
- **GPIO_x_ODR** - výstupní brána

Registr nastavení/nulování

- **GPIO_x_BSRR**

Registr blokování

- **GPIO_x_LCKR**

Registry pro výběr alternativních funkcí

- **GPIO_x_AFRH** a **GPIO_x_AFRL**.

Výstup může být konfigurován na typ:

- **push-pull** (log0 nebo log1)
- **otevřený kolektor** s případně připojeným **pull-up/down** odporem.

Nový stav výstupní brány se realizuje zápisem do registru **GPIOx_ODR**.

Jednotlivé bity brány mohou být nastaveny a vynulovány zápisem do registru **GPIOx_BSRR**.


Vstup může být konfigurován na typ:

- **floating**
- **pull-up/down**
- **analog**

Nový stav vstupní brány zjistíme čtením registru **GPIOx_IDR**.


VNITŘNÍ KONFIGURACE GPIO BRAN ARM

Vnitřní struktura vývodu V/V brány GPIOx




KONFIGURACE GPIO BRÁNY – PUSH-PULL

Vnitřní zapojení vývodu V/V, pokud je brána nakonfigurována na typ **push-pull**.



KONFIGURACE GPIO BRÁNY – OTEVŘENÝ KOLEKTOR

Vnitřní zapojení vývodu V/V, pokud je brána nakonfigurována na typ **otevřený kolektor**.



KONFIGURACE GPIO BRÁNY – VÝBĚR TYPU BRÁNY

GPIO port mode register (GPIO_x_MODER) (x = A..I/J/K)

Address offset: 0x00

Reset values:

- 0xA800 0000 for port A
- 0x0000 0280 for port B
- 0x0000 0000 for other ports

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MODER15[1:0]		MODER14[1:0]		MODER13[1:0]		MODER12[1:0]		MODER11[1:0]		MODER10[1:0]		MODER9[1:0]		MODER8[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MODER7[1:0]		MODER6[1:0]		MODER5[1:0]		MODER4[1:0]		MODER3[1:0]		MODER2[1:0]		MODER1[1:0]		MODER0[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bits $2y$ a $2y+1$ představují hodnotu **MODER_y[1:0]** pro příslušný vývod brány.

Zápisem do registru konfigurujeme každý vývod na požadovanou funkci

- 00 – vstup (stav po nulování)
- 01 – Výstup
- 10 – Alternativní funkce
- 11 – Analogový mód

KONFIGURACE GPIO BRÁNY – VÝBĚR TYPU VÝSTUPU

GPIO port output type register (GPIO_x_OTYPER) (x = A..I/J/K)

Address offset: 0x04

Reset value: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OT15	OT14	OT13	OT12	OT11	OT10	OT9	OT8	OT7	OT6	OT5	OT4	OT3	OT2	OT1	OT0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bits 31:16 Rezervované, musí být drženy v hodnotě po nulování.

Bits 15 : 0 **OT_y**: Konfigurační bity brány (y = 0..15)

Bity se nastavují programově na příslušný typ výstupu.

- 0 – Output push-pull (reset state)
- 1 – Output open-drain

KONFIGURACE GPIO BRÁNY – VÝBĚR RYCHLOSTI VÝSTUPU

GPIO port output speed register (GPIO_x_OSPEEDR) (x = A..I/J/K)

Address offset: 0x08

Reset values:

- 0x0C00 0000 for port A
- 0x0000 00C0 for port B
- 0x0000 0000 for other ports

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OSPEEDR15 [1:0]		OSPEEDR14 [1:0]		OSPEEDR13 [1:0]		OSPEEDR12 [1:0]		OSPEEDR11 [1:0]		OSPEEDR10 [1:0]		OSPEEDR9 [1:0]		OSPEEDR8 [1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OSPEEDR7[1:0]		OSPEEDR6[1:0]		OSPEEDR5[1:0]		OSPEEDR4[1:0]		OSPEEDR3[1:0]		OSPEEDR2[1:0]		OSPEEDR1 [1:0]		OSPEEDR0 [1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bity 2y a 2y+1 představují hodnotu **OSPEEDR_y[1:0]** pro příslušný vývod brány. Zápisem do registru konfigurujeme každý vývod na požadovanou rychlost výstupního vývodu.

- 00 – Low speed
- 01 – Medium speed
- 10 – High speed
- 11 – Very high speed

V datasheetu jsou uvedeny časové parametry v závislosti na napájecím napětí.

KONFIGURACE GPIO BRÁNY – VÝBĚR UPÍNACÍHO ODPORU

GPIO port pull-up/pull-down register (GPIO_x_PUPDR) (x = A..I/J/K)

Address offset: 0x0C

Reset values:

- 0x6400 0000 for port A
- 0x0000 0100 for port B
- 0x0000 0000 for other ports

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PUPDR15[1:0]		PUPDR14[1:0]		PUPDR13[1:0]		PUPDR12[1:0]		PUPDR11[1:0]		PUPDR10[1:0]		PUPDR9[1:0]		PUPDR8[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PUPDR7[1:0]		PUPDR6[1:0]		PUPDR5[1:0]		PUPDR4[1:0]		PUPDR3[1:0]		PUPDR2[1:0]		PUPDR1[1:0]		PUPDR0[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bity 2y a 2y+1 představují hodnotu **PUPDR_y[1:0]** pro příslušný vývod brány. Bity se nastavují programově na příslušný typ upínacího odporu k výstupu.

- 00 – Bez upínacího odporu pull-up nebo pull-down
- 01 – Pull-up – upínací odpor k napájení
- 10 – Pull-down – upínací odpor k zemnímu vodiči
- 11 – Rezerva

VSTUPNÍ REGISTR GPIO BRÁNY

GPIO port input data register (GPIO_x_IDR) (x = A..I/J/K)

Address offset: 0x10

Reset value: 0x0000 XXXX (kde X představuje nedefinovanou hodnotu)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IDR15	IDR14	IDR13	IDR12	IDR11	IDR10	IDR9	IDR8	IDR7	IDR6	IDR5	IDR4	IDR3	IDR2	IDR1	IDR0
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Bits 31:16 Rezervované, musí být drženy v hodnotě po nulování.

Bits 15:0 **IDR_y** představují stav vstupních dat (y = 0..15).

Bity se pouze čtou a jsou přístupné pouze v modu word.

VÝSTUPNÍ REGISTR GPIO BRÁNY

GPIO port output data register (GPIO_x_ODR) (x = A..I/J/K)

Address offset: 0x14

Reset value: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ODR15	ODR14	ODR13	ODR12	ODR11	ODR10	ODR9	ODR8	ODR7	ODR6	ODR5	ODR4	ODR3	ODR2	ODR1	ODR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Bits 31:16 Rezervované, musí být drženy v hodnotě po nulování.

Bits 15:0 **ODR_y** představují stav výstupních vodičů brány (y = 0..15).

Bity mohou být programově čteny i zapisovány.

Poznámka:

Pro individuální nastavení/nulování ODR bitů může být použit registr nastavení a nulování GPIO_x_BSRR (x = A..I/J/K).

KONFIGURACE GPIO BRÁNY V JAZYCE C A V ASSEMBLERU

```
int32_t Initialize_GPIOA (void)          // Inicializace vývodu PA5
{
    RCC->AHB1ENR |= (1ul << 0);         // Povolení hodinového kmitočtu pro bránu GPIOA
    GPIOA->MODER  &= ~(3ul << 2*5);     // Zrušení stávajícího nastavení vývodu PA5
    GPIOA->MODER  |= (1ul << 2*5);     // Nastavení vývodu PA5 na výstup
    GPIOA->OTYPER &= ~(1ul << 5);      // Nastavení vývodu PA5 na výstup push-pull
    GPIOA->OSPEEDR &= ~(3ul << 2*5);   // Nastavení vývodu PA5 na low speed
    GPIOA->OSPEEDR |= (1ul << 2*5);    // Nastavení vývodu PA5 na medium speed
    GPIOA->PUPDR  &= ~(3ul << 2*5);   // Nastavení vývodu PA5 bez upínacího odporu pull-up
    return (0);                          // i bez pull-down
}

;*****
;* Jméno funkce      : GPIO_CNF
;* Popis            : Konfigurace brány A
;* Vstup           : Žádný
;* Vystup          : Žádný
;* Ničí registry   : R1, R2
;* Komentář        : Nastavení PA05 jako výstup push-pull, bez pull-up i pull-down
;*****
GPIO_CNF          ; Navěští začátku podprogramu - bez povolení hodin pro GPIOA
    LDR    R2, =0xC00          ; Konstanta pro nulování nastavení bitu 5
    LDR    R0, =GPIOA_MODER    ; Adresa GPIOA_MODER do R0, je uložena v souboru INI.S
    LDR    R1, [R0]           ; Načtení hodnoty z adresy v R0 do R1
    BIC    R1, R1, R2         ; Nulování bitů uložených v R2
    MOV    R2, #0x400         ; Vložení hodnoty pro nastavení PA5 do režimu výstup
    ORR    R1, R1, R2         ; Nastavení PA5 jako výstup
    STR    R1, [R0]           ; Uložení konfigurace do GPIOA_MODER
; Ostatní registry GPIOA->OTYPER, GPIOA->OSPEEDR a GPIOA->PUPDR nastavíme obdobně.
    BX    LR                  ; Návrat z podprogramu, skok na adresu v LR
                                ; Adresa do LR byla uložena při volání (CALL)
                                ; podprogramu GPIO_CNF pomocí instrukce BL GPIO_CNF
                                ; nebo BLX registr, v kterém je uložena adresa volaného
                                ; podprogramu (vícecestné volání).
```


REGISTR NULOVÁNÍ A NASTAVOVÁNÍ BITŮ GPIO BRÁNY

GPIO port bit set/reset register (GPIO_x_BSRR) (x = A..I/J/K)

Address offset: 0x18

Reset value: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BS15	BS14	BS13	BS12	BS11	BS10	BS9	BS8	BS7	BS6	BS5	BS4	BS3	BS2	BS1	BS0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

Bity 31:16 **BR_n** bity pro nulování vývodu, bity 15:0 **BS_s** bity pro nastavení vývodu **y** (**y= 0..15**). Bity jsou určeny pouze pro zápis v módu word, half-word nebo byte. Čtením registru získáme hodnotu 0x0000.

Zápis do **BR_n** představuje

- 0 – Žádná změna na odpovídajícím bitu ODR_x
- 1 – Vynulování odpovídajícího bitu ODR_x

Zápis do **BS_n** představuje

- 0 – Žádná změna na odpovídajícím bitu ODR_x
- 1 – Nastavení odpovídajícího bitu ODR_x

Poznámka: Současný zápis jedničky do BS_n a BR_s nastaví vývod na log.1. BS_s má vyšší prioritu.

REGISTRY NASTAVOVÁNÍ ALTERNATIVNÍCH FUNKCÍ VÝVODŮM

GPIO port bit set/reset register (GPIO_x_AFRL) (x = A..I/J/K)

Address offset: 0x20

Reset value: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
AFRL7[3:0]				AFRL6[3:0]				AFRL5[3:0]				AFRL4[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AFRL3[3:0]				AFRL2[3:0]				AFRL1[3:0]				AFRL0[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Každému vývodu brány 0 až 7 jsou rezervovány 4 bity, které určují číslo alternativní funkce AF00 až AF15.

GPIO port bit set/reset register (GPIO_x_AFRH) (x = A..I/J/K)

Address offset: 0x24

Reset value: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
AFRH15[3:0]				AFRH14[3:0]				AFRH13[3:0]				AFRH12[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AFRH11[3:0]				AFRH10[3:0]				AFRH9[3:0]				AFRH8[3:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Každému vývodu brány 8 až 15 jsou rezervovány 4 bity, které určují číslo alternativní funkce AF00 až AF15.

REGISTRY NASTAVOVÁNÍ ALTERNATIVNÍCH FUNKCÍ VÝVODŮM

Číslo alternativní funkce pro vývod GPIO brány určíme z manuálu daného procesoru. Reference manuál popisuje umístění bitů v registrech AFRL a AFRH, ale nepopisuje přiřazení dané alternativní funkce k danému vývodu nebo vývodům. To určuje následující tabulka

Table 9. Alternate function mapping

Port	AF00	AF01	AF02	AF03	AF04	AF05	AF06	AF07	AF08	AF09	AF10	AF11	AF12	AF13	AF14	AF15	
	SYS_AF	TIM1/TIM2	TIM3/ TIM4/ TIM5	TIM9/ TIM10/ TIM11	I2C1/I2C2/ I2C3	SPI1/SPI2/ I2S2/SPI3/ I2S3/SPI4	SPI2/I2S2/ SPI3/ I2S3	SPI3/I2S3/ USART1/ USART2	USART6	I2C2/ I2C3	OTG1_FS		SDIO				
Port A	PA0	-	TIM2_CH1/ TIM2_ETR	TIM5_CH1	-	-	-	USART2_ CTS	-	-	-	-	-	-	-	EVENT OUT	
	PA1	-	TIM2_CH2	TIM5_CH2	-	-	-	USART2_ RTS	-	-	-	-	-	-	-	EVENT OUT	
	PA2	-	TIM2_CH3	TIM5_CH3	TIM9_CH1	-	-	USART2_ TX	-	-	-	-	-	-	-	EVENT OUT	
	PA3	-	TIM2_CH4	TIM5_CH4	TIM9_CH2	-	-	USART2_ RX	-	-	-	-	-	-	-	EVENT OUT	
	PA4	-	-	-	-	-	SPI1_NSS	SPI3_NSS/ I2S3_WS	USART2_ CK	-	-	-	-	-	-	-	EVENT OUT
	PA5	-	TIM2_CH1/ TIM2_ETR	-	-	-	SPI1_SCK	-	-	-	-	-	-	-	-	-	EVENT OUT
	PA6	-	TIM1_BKIN	TIM3_CH1	-	-	SPI1_ MISO	-	-	-	-	-	-	-	-	-	EVENT OUT
	PA7	-	TIM1_CH1N	TIM3_CH2	-	-	SPI1_ MOSI	-	-	-	-	-	-	-	-	-	EVENT OUT
	PA8	MCO_1	TIM1_CH1	-	-	I2C3_SCL	-	-	USART1_ CK	-	-	OTG_FS_ SOF	-	-	-	-	EVENT OUT
	PA9	-	TIM1_CH2	-	-	I2C3_ SMBA	-	-	USART1_ TX	-	-	OTG_FS_ VBUS	-	-	-	-	EVENT OUT
	PA10	-	TIM1_CH3	-	-	-	-	-	USART1_ RX	-	-	OTG_FS_I D	-	-	-	-	EVENT OUT

REGISTR UZAMČENÍ NASTAVENÉ KONFIGURACE VÝVODŮ BRÁNY

GPIO port bit set/reset register (GPIO_x_LCKR) (x = A..I/J/K)

Address offset: 0x1C

Reset value: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LCKK
															r/w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LCK15	LCK14	LCK13	LCK12	LCK11	LCK10	LCK9	LCK8	LCK7	LCK6	LCK5	LCK4	LCK3	LCK2	LCK1	LCK0
r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w	r/w

Registr slouží k uzamčení nastavené konfigurace jednotlivých bitů brány.

Každý bit brány má přiřazen bit **LCK_n**, který určuje

- 0 – konfigurace není uzamčena
- 1 – konfigurace bude uzamčena po realizaci sekvence uzamčení

Vlastní uzamčení realizuje nastavení bitu **LCKK** následující sekvencí zápisu

WR LCKK[16]='1'+LCKR[15:0]

WR LCKK[16]='0'+LCKR[15:0]

WR LCKK[16]='1'+LCKR[15:0]

RD LCKR

RD LCKR[16]='1' – značí že funkce LOCK je aktivní.

Zrušit se dá pouze nulováním procesoru nebo periferie.

ADRESY JEDNOTLIVÝCH GPIO BRAN A KONFIG. REGISTRŮ

Určení adresy registru se odvíjí od znalosti **základní (bázové)** adresy periferie (brány) a **offsetu** (viz. předcházející blány) pro příslušný registr. Např.

Bázová adresa GPIOC = 0x4002 0800

Offset pro výstupní registr ODR = 0x14

Adresa GPIOC_ODR = 0x4002 0800 + 0x14 = 0x4002 0814

Brána	Bázová adresa	Rozsah
GPIOA	0x4002 0000	0x4002 0000 - 0x4002 03FF
GPIOB	0x4002 0400	0x4002 0400 - 0x4002 07FF
GPIOC	0x4002 0800	0x4002 0800 - 0x4002 0BFF
GPIOD	0x4002 0C00	0x4002 0C00 - 0x4002 0FFF

Registr	Adresa		Registr
GPIOA_MODER	0x4002 0000	GPIOC_MODER	0x4002 0800
GPIOA_OTYPER	0x4002 0004	GPIOC_OTYPER	0x4002 0804
GPIOA_OSPEEDR	0x4002 0008	GPIOC_OSPEEDR	0x4002 0808
GPIOA_PUPDR	0x4002 000C	GPIOC_PUPDR	0x4002 080C
GPIOA_IDR	0x4002 0010	GPIOC_IDR	0x4002 0810
GPIOA_ODR	0x4002 0014	GPIOC_ODR	0x4002 0814
GPIOA_BSRR	0x4002 0018	GPIOC_BSRR	0x4002 0818