V letošním běhu plánujeme změnu modelové architektury procesoru na instrukční sadu
RISC-V. Absolventi předmětu se zapojili do změny výukového simulátoru na tuto architekturu. Projekt na GitHubu
https://github.com/cvut/qtrvsim, online verze
https://dev.jakubdupak.com/qtrvsim. Přesto, že jsme nainvestovali jak do předchozí MIPS verze tak jejího update na RISC-V
značné úsilí tak systémový model ještě převedený není a i v uživatelském lze předpokládat výskyt chyb. Za každou novou na stránkách projektu korektně zdokumentovanou chybu bude přidělený bod za aktivitu a za pull request s opravou další (započítání více než 8 bodů na studenta do výsledné známky bude na individuálním posouzení).