



Téma projektu: Návrh jednoduchého výpočetního systému

Zadání: Navrhněte a popište v jazyce Verilog jednoduchý výpočetní systém pozůstávající z procesoru, oddělené instrukční a datové paměti. Procesor bude podporovat instrukce add, sub, and, or, slt, addi, lw, sw, beq, jal a jr ve formátu instrukční sady MIPS. Součástí procesoru musí být řídicí jednotka a aritmeticko-logická jednotka. Funkčnost Vašeho návrhu demonstруйте simulací níže uvedeného programu.

```
a = 5;
b = 4;
c = 3;
b = fun(a) + simple(a,b,c,5,10);
while(1)
    ;
```

kde definice použitých funkce jsou:

```
int fun(int x)
{
    if (x == 0) return 1;
    else return x+fun(x-1);
}

int simple(int a, int b, int c, int d, int e)
{
    int x, y;
    x = a+b+c;
    y = d-e;
    x = x + y;
    x = x & 7;
    return x;
}
```

Předpokládejte, že všechny proměnné jsou typu int (4B) a jsou již uloženy v paměti na adresách 0x0010, 0x0014 a 0x0018, atd. datové paměti, proměnná a je větší než 0, a program je již uložen v instrukční paměti od adresy 0x0000 (tj. není potřeba řešit zavádění programu). Procesor po resetu (po spuštění) začíná vykonávat instrukce od adresy 0x0000. Předpokládejte volací konvenci O32.

Formální pokyny:

Odevzdané zadání musí být ve formátu pdf a musí obsahovat:

- titulní stránku (jméno, studijní zaměření,...),
- znění zadání,
- řešení.

Součástí řešení musí být přepis simulovaného programu do jazyka symbolických adres pomocí instrukcí uvedených v zadání, jeho vyjádření v strojovém kódu (šestnáctkově), kompletní popis navrženého výpočetního systému v jazyce Verilog, blokové schéma navrženého systému, výsledky simulace (průběh řídicích signálů řídicí jednotky procesoru, výpis datové paměti po ukončení simulace apod.).

Bližší specifikace a informace:

K dispozici je 32 pracovních registrů. Registry jsou 32-bitové a jsou číslovány \$0 až \$31. V registru \$0 je vždy uložena hodnota 0. Všechny MIPS instrukce jsou 32-bitové a jsou děleny do třech skupin: R (add, and, or, slt, sub), I (addi, beq, lw, sw) a J. Každá instrukce začíná 6-bitovým operačním kódem (opcode). Všechny R-instrukce mají opcode roven 000000₍₂₎, přičemž v tomto případě vykonávanou funkci určují bity 5:0 (funct).

Typ	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
R	opcode(6)						rs(5)					rt(5)					rd(5)					shamt(5)					funct(6)					
I	opcode(6)						rs(5)					rt(5)					immediate (16)															
J	opcode(6)						address (26)																									

Bližší popis, vykonávanou operaci, syntax a kódování pro instrukce podporované navrženým procesorem uvádějí tabulky níže.

ADD – Add (with overflow)

Description:	Adds two registers and stores the result in a register
Operation:	\$d = \$s + \$t;
Syntax:	add \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 0000

ADDI -- Add immediate (with overflow)

Description:	Adds a register and a sign-extended immediate value and stores the result in a register
Operation:	\$t = \$s + imm;
Syntax:	addi \$t, \$s, imm
Encoding:	0010 00ss ssst tttt iiii iiii iiii iiii

AND -- Bitwise and

Description:	Bitwise ands two registers and stores the result in a register
Operation:	\$d = \$s & \$t;
Syntax:	and \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 0100

BEQ -- Branch on equal

Description:	Branches if the two registers are equal
Operation:	if \$s == \$t go to PC+4+4*offset; else go to PC+4
Syntax:	beq \$s, \$t, offset
Encoding:	0001 00ss ssst tttt iiii iiii iiii iiii

LW -- Load word

Description:	A word is loaded into a register from the specified address.
Operation:	\$t = MEM[\$s + offset];
Syntax:	lw \$t, offset(\$s)
Encoding:	1000 11ss ssst tttt iiii iiii iiii iiii

OR -- Bitwise or

Description:	Bitwise logical ors two registers and stores the result in a register
Operation:	\$d = \$s \$t;
Syntax:	or \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 0101

SLT -- Set on less than (signed)

Description:	If \$s is less than \$t, \$d is set to one. It gets zero otherwise.
Operation:	if \$s < \$t \$d = 1; else \$d = 0;
Syntax:	slt \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 1010

SUB -- Subtract

Description:	Subtracts two registers and stores the result in a register
Operation:	\$d = \$s - \$t;
Syntax:	sub \$d, \$s, \$t
Encoding:	0000 00ss ssst tttt dddd d000 0010 0010

SW -- Store word

Description:	The contents of \$t is stored at the specified address.
Operation:	MEM[\$s + offset] = \$t;
Syntax:	sw \$t, offset(\$s)
Encoding:	1010 11ss ssst tttt iiii iiii iiii iiii

JAL -- Jump and link

Description:	For procedure call.
Operation:	\$31 = PC + 8; PC = (PC & 0xf0000000) (target << 2)
Syntax:	jal target
Encoding:	0000 11ii iiii iiii iiii iiii iiii iiii

JR -- Jump register

Description:	Jumps to the address contained in the specified register
Operation:	goto address \$s
Syntax:	jr \$s
Encoding:	0000 00ss sss0 0000 0000 0000 0000 1000

O32 volací konvence:

Name	Number	Use	Callee must preserve?
\$zero	\$0	constant 0	N/A
\$at	\$1	assembler temporary	No
\$v0-\$v1	\$2-\$3	values for function returns and expression evaluation	No
\$a0-\$a3	\$4-\$7	function arguments	No
\$t0-\$t7	\$8-\$15	temporaries	No
\$s0-\$s7	\$16-\$23	saved temporaries	Yes
\$t8-\$t9	\$24-\$25	temporaries	No
\$k0-\$k1	\$26-\$27	reserved for OS kernel	N/A
\$gp	\$28	global pointer	Yes
\$sp	\$29	stack pointer	Yes
\$fp	\$30	frame pointer	Yes
\$ra	\$31	return address	N/A